Table Of ContentUlrich Golze
VLSI.Entwur' eines RISC·Prozessors
Aufbau und Arbeitsweise von Rechenanlagen
von Wolfgang Coy
Rechnerarchitektur
von John l. Hennessy and David A. Patterson
VlSI-Entwurf eines RlSC-Prozessors
von Ulrich Golze
Interaktive Systeme
Software-Enlwicklung und Soflwore-Ergonomie
von Christion Story
Modernes Software Engineering
von Reiner Dumke
Management von SoftwareprojeIden
von Fritz Peter Elzer
Parallele Programmierung
von Thomos Bräunl
Konzepte und Praxis des Compilerbaus
von Volker Penner
Theoretische Informatik
von Werner Brecht
Formalisieren und Beweisen
von Dirk Siefkes
Ulrich Golze
unter Mitarbeit von Peter Blinzer, Elmar Cochlovius,
Michael Schäfers und Klaus-Peter Wachsmann
VLSI-Enlv#urf
eines RISC-Prozessors
Eine Einführung in das Design großer Chips
und die Hardware-Beschreibungssprache
VERILOG HDL
11
Vleweg
CIP-Codierung angefordert
Das in diesem Buch enthaltene Programm-Material ist mit keiner Verpflichtung oder
Garantie irgendeiner Art verbunden. Der Autor und der Verlag übernehmen infolgedessen
keine Verantwortung und werden keine daraus folgende oder sonstige Haftung über
nehmen, die auf irgendeine Art aus der Benutzung dieses Programm-Materials oder Teilen
davon entsteht.
Alle Rechte vorbehalten
© Springer Fachmedien Wiesbaden 1995
Ursprünglich erschienen bei Friedr. Vieweg & Sohn Verlagsgesellschaft mbH,
Braunschweig/Wiesbaden, 1995
Softcover reprint of the hardcover 1 st edition 1995
Das Werk einschließlich aller seiner Teile ist urheberrechtlich ge
schützt. Jede Verwertung außerhalb der engen Grenzen des Ur
heberrechtsgesetzes ist ohne Zustimmung des Verlags unzulässig
und strafbar. Das gilt insbesondere für Vervielfältigungen, Über
setzungen, Mikroverfilmungen und die Einspeicherung und Ver
arbeitung in elektronischen Systemen.
Umschlaggestaltung: Klaus Birk, Wiesbaden
Gedruckt auf säurefreiem Papier
ISBN 978-3-322-89010-8 ISBN 978-3-322-89009-2 (eBook)
DOI 10.1007/978-3-322-89009-2
Vorwort
Die Kunst, eine Schaltungsidee in ein Chip umzusetzen, hat sich ständig
gewandelt. Während früher die elektrischen, physikalischen und geometri
schen Aufgaben im Vordergrund standen und später vor allem Gatternetz
listen konstruiert wurden, so ist seit kürzerem der Entwurf mit programmier
sprachenähnlichen Hardware-Beschreibungssprachen (HDL) in den Mittel
punkt des digitalen Schaltungsentwurfs gerückt. Der HDL-Entwurf ist ein
Schwerpunkt dieses Buches.
Während erfolgreiche kleine Entwürfe heute keine Kunst mehr darstellen, ist
das Design-Team um so mehr gefordert beim Entwurf großer realer Schal
tungen. Der zweite Schwerpunkt besteht daher im vollständigen Entwurf eines
realen modernen RISC-Prozessors, dessen Effizienz einer SPARC vergleichbar
ist.
Nach einer auch an der volkswirtschaftlichen Bedeutung des Chip-Entwurfs
als Schlüssel technologie orientierten Einleitung gibt Kapitel 2 einen Überblick
über den VLSI-Entwurf (Very Large Scale Integration, Höchstintegration).
Das dritte Kapitel führt in moderne RISC-Prozessoren ein und bereitet grobe
Entwurfsentscheidungen vor. Um der zentralen Rolle der Hardware-Beschrei
bungssprachen gerecht zu werden, enthalten Kapitel 4 eine knappe und
Kapitel 11 eine ausführliche Einführung in die HDL VERILOG und in typische
Modellierungstechniken. Die zahlreichen Beispiele sind zusammen mit einem
Übungssimulator auf der beiliegenden Diskette enthalten.
Der zu entwerfende RISC-Prozessor TOOBSIE wird in Kapitel 5 extern spezi
fiziert durch sein Verhalten, seine Befehle und durch einen HDL-Interpreter
als Referenz. Die interne Spezifikation im nächsten Kapitel legt dann eine
Grobarchitektur fest. Das zentrale HDL-Modell ist das Grobstrukturmodell,
das ebenfalls auf der Diskette in ~ 3 vollständig und ablauffahig vorhanden ist.
Die Pipeline dieses Modells als Datenpfad wird im Kapitel 7 erläutert.
vi Vorwort
Das Grobstrukturmodell erlaubt eine halbautomatische Umsetzung in ein
konkretes Gattermodell, das auf der Bauteilbibliothek des Halbleiterherstellers
aufbaut und von diesem zur Fertigung akzeptiert wird. Das Gattermodell wird
im Kapitel 8 beispielhaft synthetisiert. Kapitel 9 schließlich behandelt die
Themen Test, Testbarkeit, Testautomat und Testboard und verrät, ob der
tatsächlich gefertigte Prozessor auch funktioniert. Ein allgemeiner Ausblick
beschließt den Einführungsband.
Dieses Lehr- und Arbeitsbuch wendet sich an Informatiker, Elektrotechniker,
aber auch Manager, an Praktiker, die Chips entwerfen oder entwerfen lassen.
Es führt ein in
• den modernen VLSI-Entwurf;
• den Semi-Custom-Entwurf großer Chips;
• die Hardware-Beschreibungssprache VERILOG HDL;
• den Entwurf eines modernen, realen RISC-Prozessors;
• die HDL-Modellierung großer Entwürfe;
• Spezifikation, Verhalten, Struktur, HDL-Modell, Gattermodell, Test und
Testbarkeit.
Zum Hintergrundband
Als Lehrbuch ist dieser Einführungsband selbständig und abgeschlossen.
Experten möchten den Entwurf eines RISC-Prozessors gleichwohl an ausge
wählten Stellen oder sogar vollständig "bis ins letzte Bit" verstehen oder ihn als
Basis für die Entwicklung eigener CAD-Werkzeuge oder Entwurfsmethoden
verwenden. Auf den Experten wartet ein Hintergrundband. Sein Kapitel H2
enthält eine detaillierte Spezifikation aller RISC-Befehle, Kapitel H3 listet das
bereits auf der Diskette in 012 vorhandene Interpreter-Modell mit Simula
tionsergebnis. Kapitel H4 kommentiert zum Grobstrukturmodell die Con
troller, die Systemumgebung und erste Simulationen, vor allem aber ist das
umfangreiche HDL-Modell selbst abgedruckt. Kapitel H5 kommentiert und
enthält alle graphischen "Schematics" des Gattermodells.
Bilder und Tabellen sind je Kapitel gemeinsam durchnumeriert. E2, H2 und
CI 2 beziehen sich auf das zweite Kapitel des Einführungsbuches, des Hinter-
Vorwort vii
grundbandes bzw. der Diskette, wobei der Vorsatz E, H bzw. ~ innerhalb eines
Werkes natürlich entfällt.
Das Team eines großen Projektes
Ein Projekt dieser Größe entsteht im Team, schwieriger noch, in sich
ändernden Teams. Das Bild zeigt eine Hierarchie ohne "oben" und "unten" und
jede Ebene ohne ersten und letzten Platz. Ohne die Assistenten des zweiten
Ringes wäre das Projekt nicht zustande gekommen. Die Studenten des dritten
Ringes haben sich besonders intensiv engagiert. Peter Blinzer ist durch
ungewöhnlichen Einsatz faktisch vom äußeren in den mittleren Ring über
gewechselt.
Es begann mit einer Idee von Michael Schäfers, die der Autor nicht nur aus
Kostengründen für undurchführbar erklärte. Ersterer hat dann mit Klaus
Peter Wachsmann den Versuchsprozessor und Vorläufer TOOBSIE1 ent
worfen. Später lag die tägliche Projektleitung bei Michael Schäfers und auch
bei Klaus-Peter Wachsmann. Zusammen mit Elmar Cochlovius, der später
viii Vorwort
hinzukam, haben sie die externe und interne Spezifikation mit allen archi
tektonischen Finessen erarbeitet (Kapitel 5 und 6).
Die Dokumentation eines großen Projektes ist oft unbeliebt, oft aber auch
projektentscheidend. Elmar Cochlovius hat (nicht nur diese) Aufgabe geleitet;
er hat selbst dokumentiert, und - weit schwieriger - andere zum Dokumen
tieren motiviert als Basis für dieses Buch. Über den konkreten Chip-Entwurf
hinaus haben alle drei Assistenten promotionswürdige Beiträge zur Ent
wurfsmethodik geleistet (Kapitel 10). Stellvertretend seien Forschungen von
Elmar Cochlovius zur High-Level-Spezifikation mit Statecharts genannt.
Pete r Blinzer, Rüdiger Bodack, Klaus Meyer und Sebastian Steibl haben die
VERILOG-Modelle ausgearbeitet, insbesondere das Grobstrukturmodell, und
sie kommentiert (Kapitel 7, H3, H4, ~2 und ~3). Peter Blinzer war auch die
treibende Kraft beim Gattermodell (KapitelS und H5).
Gerrit Telkamp hat einfache und aufwendige Testboards konzipiert, gebaut
und den Prozessor im Testautomaten und auf dem Board getestet. Er hat mit
Peter Blinzer das Kapitel 9 zum Test vorbereitet. Letzterer hat den
Produktions test erarbeitet.
Claude Ackad hat als Buch im Buch die ausführliche VERILOG-Einführung
entworfen (Kapitel 4 und 11) und sich als "TÜV" unserer Dokumentation
unbeliebt gemacht. Thomas Scholz entwickelt Konzepte für Betriebssysteme
verschiedener Testboards.
Matthias Bodenstein hat bis zum letzten Bild nicht die Lust an der Graphik
verloren. Jürgen Hannken-Illjes hat auf dem Postscript-Klavier mit Methoden
der Mustererkennung technische Schematics in möglichst buchreife Bilder
transformiert.
Karsten Dagef6rde, Matthias Mansfeld, Gerrit Mierse, Frank Prielipp, Jörg
Reitner, Heiko Stuckenberg und Dirk Wodtke haben auf dem (unsichtbaren)
vierten Ring wichtige Beiträge geleistet.
Danksagung
Dies Projekt wurde an der Abteilung Entwurf integrierter Schaltungen (E.I.S.)
der TU Braunschweig durchgeführt. Es wurde ermöglicht durch die Unter
stützung der Fa. LSI Logic, des ESPRIT-Projektes EURO CHIP, des Nieder
sächsischen Ministeriums für Wissenschaft und Kultur (MWK) und des
Vorwort ix
Bundesministeriums für Bildung und Wissenschaft (BMBW) sowie der
Stiftung Volkswagenwerk, denen vor allem auch für die Projektfinanzierung
mit einem natürlichen Logarithmus von etwa 14 zu danken ist.
Besonderer Dank gilt der Fa. WeIl spring Solutions, die den Simulator VeriWel1
für VERILOG den Lesern dieses Buches kostenlos zur Verfügung gestellt hat.
Er ist - unter Ausschluß jeglicher Gewähr - auf der beiliegenden Diskette
enthalten; Nutzerkreis und Anwendungszweck unterliegen keinen Ein
schränkungen.
Ohne die Ermutigung und Kritik des Verlages VIEWEG wäre dies Werk nicht
entstanden.
Früher hielt ich Widmungen in Büchern für überflüssig, bis ich selbst begann,
für meine Bücher meine Familie zu vernachlässigen: für B, C und F.
Braunschweig, Dezember 1994 Ulrich Golze
