Table Of ContentY
L
Power Domain Function NAME Default PU/PD Default mode Mode 0 Mode 1 Mode 2 Mode 3 Mode 4 Mode 5 Mode 6 Mode 7
VDD33 PWM PD GPIO0 GPIO0 PWM1 CLKQSQ_SEL N
VDD33 GPIO70 PD GPIO70 GPIO70 EINT4 clko2 (32K) CAM_SCL
VDD33 KCOL7 PU GPIO43 GPIO43 KCOL7 EINT2 clko2 LSCK L
VDD33 KCOL6 PU GPIO1 GPIO1 KCOL6 EINT4 clko0
VDD33 KCOL5 PU GPIO2 GPIO2 KCOL5 CAM_SDA O
VDD33 KCOL4 PU GPIO3 GPIO3 KCOL4 CAM_SCL clko1
VDD33 KCOL3 PU GPIO4 GPIO4 KCOL3 UCTS1_B A
VDD33 KCOL2 PU GPIO5 GPIO5 KCOL2 UCTS1_B URXD3
VDD33 KCOL1 PU GPIO6 GPIO6 KCOL1 EDICK
VDD33 KCOL0 PU GPIO7 GPIO7 KCOL0
VVDDDD3333 KKRROOWW76 OOUUTT GGPPIIOO4454 GGPPIIOO4454 KKRROOWW67 EINT3 clko5 ICLSADMA_SDA E
VDD33 KROW5 OUT GPIO8 (ATV_PWREN) GPIO8 (ATV_PWREN) KROW5 EINT5 clko3 EDIDAT
VDD33 KROW4 OUT GPIO9 GPIO9 KROW4 SRCLKENA T EDIWS
VDD33 KROW3 OUT GPIO10 GPIO10 KROW3 URTS1_B LSA0
VDD33 KROW2 OUT GPIO11 GPIO11 KROW2 LSCK USTXD3
VDD33 KROW1 OUT GPIO12 GPIO12 KROW1 LSDA
VDD33 KROW0 OUT GPIO13 GPIO13 KROW0 N LSDI
VDD33 SRCLKENAI PD GPIO35 GPIO35 SRCLKENAI U
VDD33 DAICLK PD GPIO15 GPIO15 DAICLK EDICK
VDD33 DAIPCMOUT PD GPIO16 GPIO16 DAIPCMOUT EDIDAT
VDD33 DAIPCMIN PD GPIO17 GPIO17 DAIPCMIN
VDD33 DAIRST PD GPIO18 GPIO18 DAIRST E
VDD33 DAISYNC PD GPIO19 GPIO19 DAISYNC EDIWS
VDD33 EDICK PD GPIO61 GPIO61 EDICK BPI_BUS5
VDD33 EDIDAT PD GPIO62 GPIO62 EDIDAT BPI_BUS6 m
VDD33 EDIWS PD GPIO63 GPIO63 EDIWS DBPI_BUS7
VDD33 BT_POWEN PD GPIO32 GPIO32
VDD33 SD_PWREN (FM_32K) PD GPIO33 GPIO33 clko2 (FM_32K) LSCE1B
VDD33 BT_32K PD GPIO34 GPIO34 clko6 SRCLKENA
VDD33 URXD3 PU GPIO20 GPIO20 URXD3 UCTS2_B o
VDD33 UTXD3 PU GPIO21 GPIO21 UTXD3 UIRTS2_B
VDD33 URXD2 PU GPIO22 (ATV_RST) GPIO22 (ATV_RST) URXD2 UCTS1_B CAM_SCL
VDD33 UTXD2 PU GPIO23 (ATV_PWREN) GPIO23 (ATV_PWREN) UTXD2 FURTS1_B CAcM_SDA clko2(32K)
VDD33 URXD1 PU URXD1 URXD1 EINT2 LSCK
VDD33 UTXD1 PU UTXD1 UTXD1 EINT3 LSDA
VDD_EMI UCTS1_B ( CAM_SCL) PU GPIO24 GPIO24 UCTS1_B CAM_SCL . EINT5
VDD_EMI URTS1_B (CAM_SDA) PU GPIO25 GPIO25 URTS1_NB CAM_SDA EINT6
VDD33 JTDO JTDO JTDO l
VDD33 JTMS JTMS JTMS
VDD33 JTCK JTCK JTCK e
VDD33 JTDI JTDI JTDI
VDD33 JTRST_B JTRST_B OJTRST_B
VDD33 JRTCK PU JRTCK t JRTCK
VDD_EMI MCINS PU GPIO36 GPIO36 MCINS EINT6
VDD_MSDC MCCK PD GPIO37 GPIO37 MCCK c
VDD_MSDC MCDA0 PD GPIO38 GPIO38 MCDA0
VDD_MSDC MCCM0 PD GPIO39 GPIO39 C MCCM0
VDD_EMI EA15 EA15 EA15 eCMPDN Vsync
VDD_EMI EA14 EA14 EA14 CAM_CSD Hsync
VDD_EMI EA13 EA13 EA13 CAM_CSK CMPCLK
VDD_EMI EA12 EA12 EA12 uCMMCLK CMMCLK
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
Parallel LCD Serial LCD
VDD_EMI EA11 EA11 EA11 NLD8 N
VDD_EMI EA10 EA10 EA10 NLD7 CMDAT7
VDD_EMI EA9 EA9 EA9 NLD6 CMDAT6 L
VDD_EMI EA8 EA8 EA8 NLD5 CMDAT5
VDD_EMI EA7 EA7 EA7 NLD4 CMDAT4 O
VDD_EMI EA6 EA6 EA6 NLD3 LSDI CMDAT3
VDD_EMI EA5 EA5 EA5 NLD2 LSDA CMDAT2 A
VDD_EMI EA4 EA4 EA4 NLD1 LSA0 CMDAT1
VDD_EMI EA3 EA3 EA3 NLD0 LSCK CMDAT0
VDD_EMI EA2 EA2 EA2 LWR_B SEN2LCM_WR_B
VDD_EMI EA1 EA1 EA1 LRD_B
VDD_EMI EA0 EA0 EA0 LPA0 SEN2LCM_A0 I E
VDD_EMI ECS2_B OUT GPIO14 GPIO14 ECS2_B LPCE0B LSCE0B SEN2LCM_CS_B
VDD_EMI ED7 ED7 CMPDN LPCE1B TSEN2LCM_CS_B CAM_SCL LSCE1_B
VDD_EMI ED6 ED6 CMRST LSCE1B SEN2LCM_CS_B CAM_SDA LPCE1_B
VDD_EMI ED4 ED4 ED4 S
VDD_EMI WATCHDOG WATCHDOG WATCHDOG
VDD_EMI LPTE PD GPIO40 GPIO40 LPTE
VDD_EMI LRSTB PD GPIO41 GPIO41 LRSTB N
VDD33 CMDAT0 PD GPIO47 GPIO47 CMDAT0 CAM_CSD U
VDD33 CMDAT1 PD GPIO48 GPIO48 CMDAT1 LSDA
VDD33 CMDAT2 PD GPIO49 GPIO49 CMDAT2
VVDDDD3333 CCMMDDAATT34 PPDD GGPPIIOO5501 GGPPIIOO5501 CCMMDDAATT34 E
VDD33 CMDAT5 PD GPIO52 GPIO52 CMDAT5
VDD33 CMDAT6 PD GPIO53 GPIO53 CMDAT6
VDD33 CMDAT7 PD GPIO54 GPIO54 CMDAT7 m
VDD33 CMHREF PD GPIO55 GPIO55 CMHREF D
VDD33 CMVREF PD GPIO56 GPIO56 CMVREF
VDD33 CMPDN PD GPIO57 GPIO57 CMPDN LSCK
VDD33 CMMCLK PD GPIO58 GPIO58 CMMCLK
VDD33 CMPCLK PD GPIO59 GPIO59 CMPCLK CAM_CSK o
VDD33 CMRST PD GPIO60 GPIO60 CMRST I
VDD33 EINT0 PU EINT0 GPIO26 EINT0 (BT_INT) clko4
VDD33 EINT1 PU EINT1 GPIO27 EINT1 (HP_DETECFT) clkco3
VDD33 BPI_BUS4 PD GPIO28 GPIO28 BPI_BUS4
VDD33 BPI_BUS3 BPI_BUS3 BPI_BUS3
VDD33 BPI_BUS2 BPI_BUS2 BPI_BUS2 .
VDD33 BPI_BUS1 BPI_BUS1 N BPI_BUS1
VDD33 BPI_BUS0 BPI_BUS0 BPI_BUS0 l
VDD33_SF SCK SCK GPIO64 SCK LSCK
VDD33_SF SWP SWP GPIO65 SWP LSA0 e
VDD33_SF SHOLD SHOLD GPIO66 SHOLD LSCE0_B
VDD33_SF SCS SCS GPIO67 OSCS LSCE1_B
VDD33_SF SIN SIN GPIO68 SIN LSDIteint3
VDD33_SF SOUT SOUT GPIO69 SOUT LSDA
c
C
e
u
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
Function 6252 6252 6252 6252
KMeeympoardy 7Sxe6ri+a7l (FGlaNsDh) 7Sxe6ri+a7l (FGlaNsDh) 5Sxe5ri+a5l (FGlaNsDh) 7Sxe6ri+a7l (FGlaNsDh) N
Camera P(VaGraAll)el S(VeGriAa)l S(VeGriAa)l P(VaGraAll)el
LCD Q(NVFGI A8/ 9pbairta)llel Q(NVFGI A8/ 9pbairta)llel LQ(NVFGI A8/ 9pbairta)llel Q(NVFGI A8/ 9pbairta)llel
4-SIM 4-SIM (4 SLCM pins)None 4-SIM (GPIO + hot plug)4-SIM (GPIO)
BT MT6616 MT6616 MT6612 MT6612
FAMTV MMTT65611962 MMTT65611962 AMRT15011902/AR1000 NMoTn5e192O
G+C None None None None
WMSIFDIC (hot-plug) NYeonse YYeessA NYeonse NYeonse
Dual LCM + Clam Shell None None None None
Dual Speaker Yes None Yes Yes
Earphone detection Yes Yes Yes Yes
Power Domain Function NAME Default PU/PD Default mode Mode 0 Mode 1 Mode 2 Mode 3 Mode 4 Mode 5 Mode 6 Mode 7 Scenario 0 Scenario 1 Scenario 2 Scenario 3
VDD33 PWM GPIO0 GPIO0 MCWP PWM PWM ATV_PWREN PWM
VDD33 GPIO70 PD GPIO70 GPIO70 EINT4 clko2 (32K) CAM_SCL P_CAM_SCL 2V8 Camera/6616/51922V8 Camera/6616/5192P_CAM_SCL
VVDDDD3333 KKCCOOLL76 PPUU GGPPIIOO143 GGPPIIOO143 KKCCOOLL76 EEIINNTT24 ccllkkoo20 LSCK 4K-CSOIML6 IWKCIFOI_LE6INT (2V8) 44--SSIIMM E4K-CSOIML6
VDD33 KCOL5 PU GPIO2 GPIO2 KCOL5 CAM_SDA KCOL5 KCOL5 ATV_RST KCOL5
VDD33 KCOL4 PU GPIO3 GPIO3 KCOL4 CAM_SCL clko1 KCOL4 KCOL4 KCOL4 KCOL4
VDD33 KCOL3 PU GPIO4 GPIO4 KCOL3 UCTS1_B BSI_CLK KCTOL3 KCOL3 KCOL3 KCOL3
VDD33 KCOL2 PU GPIO5 GPIO5 KCOL2 URXD3 KCOL2 KCOL2 KCOL2 KCOL2
VDD33 KCOL1 PU GPIO6 GPIO6 KCOL1 EDICK KCOL1 KCOL1 KCOL1 KCOL1
VVDDDD3333 KKCROOLW07 OPUUT GGPPIIOO745 GGPPIIOO745 KKCROOLW07 EINT3 clko5 CAM_SDA KATCVO_LR0ST KATCVO_LR0ST SKFMCO_SLD0A KATCVO_LR0ST
VDD33 KROW6 OUT GPIO44 GPIO44 KROW6 LSDA 4-SIM WIFI_EN (2V8) 4-SIM 4-SIM
VDD33 KROW5 OUT GPIO8 (ATV_PWREN) GPIO8 (ATV_PWREN) KROW5 EINT5 clko3 EDIDAT KROW5 KROW5 4-SIM KROW5
VDD33 KROW4 OUT GPIO9 GPIO9 KROW4 SRCLKENA EDIWS NKROW4 KROW4 KROW4 KROW4
VDD33 KROW3 OUT GPIO10 GPIO10 KROW3 URTS1_B BSI_EN LSA0 KROW3 KROW3 KROW3 KROW3
VVDDDD3333 KKRROOWW21 OOUUTT GGPPIIOO1112 GGPPIIOO1112 KKRROOWW21 LLSSCDKA UTXD3 KKRROOWW21 KKRROOWW21UKKRROOWW21 KKRROOWW21
VDD33 KROW0 OUT GPIO13 GPIO13 KROW0 LSDI KROW0 KROW0 KROW0 KROW0
VDD33 SRCLKENAI PD GPIO35 GPIO35 SRCLKENAI SRCLKENAI SRCLKENAI SRCLKENAI SRCLKENAI
VDD33 DAICLK PD GPIO15 GPIO15 DAICLK EDICK DAICLK DAICLK DAICLK DAICLK
VVDDDD3333 DDAAIIPPCCMMOINUT PPDD GGPPIIOO1167 GGPPIIOO1167 DDAAIIPPCCMMOINUT EBDSII_DDAATTO E DDAAIIPPCCMMOINUT DDAAIIPPCCMMOINUT DDAAIIPPCCMMOINUT DDAAIIPPCCMMOINUT
VDD33 DAIRST PD GPIO18 GPIO18 DAIRST BSI_DATI DAIRST DAIRST DAIRST DAIRST
VDD33 DAISYNC PD GPIO19 GPIO19 DAISYNC EDIWS DAISYNC DAISYNC DAISYNC DAISYNC
VDD33 EDICK PD GPIO61 GPIO61 EDICK BPI_BUS5 EDICK EDICK 4-SIM 4-SIM
VVDDDD3333 EEDDIIDWAST PPDD GGPPIIOO6623 GGPPIIOO6623 EEDDIIDWAST BBPPII__BBUUSS67 EEDDIIDWASTmEEDDIIDWAST 44--SSIIMM 44--SSIIMM
VVDDDD3333 BSTD__PPOWWREENN (FM_32K) PPDD GGPPIIOO3323 GGPPIIOO3323 clko2 (FM_32K) LSCE1B D BATTV_P_POWWREENN BATTV_P_POWWREENN BFMT__P3O2KWEN BATTV_P_POWWREENN
VDD33 BT_32K PD GPIO34 GPIO34 clko6 BT_32K BT_32K BT_32K BT_32K
VDD33 URXD3 PU GPIO20 GPIO20 URXD3 URXD3 URXD3 URXD3 URXD3
VDD33 UTXD3 PU GPIO21 GPIO21 UTXD3 UTXD3 UTXD3 UTXD3 UTXD3
VDD33 URXD2 PU GPIO22 (ATV_RST) GPIO22 (ATV_RST) URXD2 UCTS1_B CAM_SCL Free WIFI_RST(2V8) P_CAM_SCL 4-SIM
VDD33 UTXD2 PU GPIO23 (ATV_PWREN) GPIO23 (ATV_PWREN) UTXD2 URTS1_B CAM_SDA clko2(32K) P_CAM_SDA WIFI_32K (2V8) P_CAM_SDA P_CAM_SDA
VVVDDDDDD33_33EMI UUUTRCXXTDSD111_B ( CAM_SCL) PU UUGTRPXXIODD2114 UUGTRPXXIODD2114 EEUIICNNTTTS231_B LLCSSACDMKA_SCL NLD13 EINT5I oUUFrTReXXeDD11 UUS_TRCXXADDM11_SCL UUS_TRCXXADDM11_SCL UUFrTReXXeDD11
VDD_EMI URTS1_B (CAM_SDA) PU GPIO25 GPIO25 URTS1_B CAM_SDA NLD14 EINT6 Free S_CAM_SDA S_CAM_SDA Free
VDD33 JTDO JTDO JTDO JTDO JTDO JTDO JTDO
VVDDDD3333 JJTTMCKS JJTTMCKS JJTTMCKS F cJJTTMCKS JJTTMCKS JJTTMCKS JJTTMCKS
VDD33 JTDI JTDI JTDI JTDI JTDI JTDI JTDI
VDD33 JTRST_B JTRST_B JTRST_B JTRST_B JTRST_B JTRST_B JTRST_B
VDD33 JRTCK PU JRTCK JRTCK JRTCK JRTCK JRTCK JRTCK
VVVDDDDDD___EMMMSSIDDCC MMMCCCDICNAKS0 PPPDDU GGGPPPIIIOOO333678 GGGPPPIIIOOO333678 MMMCCCDICNAKS0 NLD15 NEINT6 .MMMCCCDICNAKS0 MMMCCCDICNAKS0 SMM_CCCDCAAKM0_RESET MMMCCCDICNAKS0
VDD_MSDC MCCM0 PD GPIO39 GPIO39 MCCM0 l MCCM0 MCCM0 MCCM0 MCCM0
VDD_EMI EA15 NLD12 NLD12 CMPDN Vsync Free S_CMPDN S_CMPDN Free
VVDDDD__EEMMII EEAA1143 NNLLDD1110 NNLLDD1110 CCAAMM__CCSSDK HCsMyPnCcLK e FFrreeee SS__CCSSDK SS__CCSSDK FFrreeee
VDD_EMI EA12 NLD9 NLD9 CMMCLK CMMCLK Free S_CMMCLK S_CMMCLK Free
O
t
c
C
e
u
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
Parallel LCD Serial LCD
VVDDDD__EEMMII EEAA1110 NNLLDD87 NNLLDD87 CMDAT7 NNLLDD87 NWLIFDI8_NLD7 , LCD NNLLDD87 NNLLDD87 N
VDD_EMI EA9 NLD6 NLD6 CMDAT6 NLD6 WIFI_NLD6, LCD NLD6 NLD6
VDD_EMI EA8 NLD5 NLD5 CMDAT5 NLD5 WIFI_NLD5, LCD NLD5 NLD5
VDD_EMI EA7 NLD4 NLD4 CMDAT4 NLD4 WIFI_NLD4, LCDLNLD4 NLD4
VDD_EMI EA6 NLD3 NLD3 LSDI CMDAT3 NLD3 WIFI_NLD3, LCD NLD3 NLD3
VDD_EMI EA5 NLD2 NLD2 LSDA CMDAT2 NLD2 WIFI_NLD2, LCD NLD2 NLD2
VDD_EMI EA4 NLD1 NLD1 LSA0 CMDAT1 NLD1 WIFI_NLD1, LCD NLD1 NLD1
VDD_EMI EA3 NLD0 NLD0 LSCK CMDAT0 NLD0 WIFI_NLD0, LCD NLD0 NLD0 O
VDD_EMI EA2 LWR_B LWR_B SEN2LCM_WR_B LWR_B WIFI_LWR_B, LCD LWR_B LWR_B
VDD_EMI EA1 LRD_B LRD_B LRD_B WIFI_LRD_B, LCD LRD_B LRD_B
VDD_EMI EA0 LPA0 LPA0 SEN2LCM_A0 LPA0 WIFIA_LPA0, LCD LPA0 LPA0
VDD_EMI ECS2_B OUT ECS2_B GPIO14 ECS2_B LPCE0B LSCE0B SEN2LCM_CS_B ECS2_B ECS2_B ECS2_B ECS2_B
VDD_EMI ED7 ED7 CMPDN LPCE1B SEN2LCM_CS_BCAM_SCLLSCE1_B Free WIFI_LPCE1B Free Free
VDD_EMI ED6 ED6 CMRST LSCE1B SEN2LCM_CS_BCAM_SDALPCE1_B Free Free Free Free
VDD_EMI ED4 ED4 Free Free Free Free
VVDDDD__EEMMII WLPATTECHDOG PD WGPAITOC4H0DOG GPIO40 LPTE BLPuTrsEt BLPuTrsEt BLPuTrsEt BLPuTrsEt
VVDDDD_3E3MI LCRMSDTABT0 PPDD GGPPIIOO4417 GGPPIIOO4417 LCRMSDTABT0 CAM_CSD LCRMSDTABT0ILCRMSDTABT0 LCRMSDTABT0ELCRMSDTABT0
VDD33 CMDAT1 PD GPIO48 GPIO48 CMDAT1 LSDA CMDAT1 CMDAT1 CMDAT1 CMDAT1
VDD33 CMDAT2 PD GPIO49 GPIO49 CMDAT2 CMDAT2 CMDAT2 CMDAT2 CMDAT2
VVDDDD3333 CCMMDDAATT34 PPDD GGPPIIOO5501 GGPPIIOO5501 CCMMDDAATT34 CCMMTDDAATT34 CCMMDDAATT34 CCMMDDAATT34 CCMMDDAATT34
VDD33 CMDAT5 PD GPIO52 GPIO52 CMDAT5 CMDAT5 CMDAT5 CMDAT5 CMDAT5
VDD33 CMDAT6 PD GPIO53 GPIO53 CMDAT6 CMDAT6 CMDAT6 CMDAT6 CMDAT6
VDD33 CMDAT7 PD GPIO54 GPIO54 CMDAT7 CMDAT7 CMDAT7 SCMDAT7 CMDAT7
VDD33 CMHREF PD GPIO55 GPIO55 CMHREF CMHREF CMHREF CMHREF CMHREF
VDD33 CMVREF PD GPIO56 GPIO56 CMVREF CMVREF CMVREF CMVREF CMVREF
VVDDDD3333 CCMMPMDCNLK PPDD GGPPIIOO5578 GGPPIIOO5578 CCMMPMDCNLK LSCK NCCMMPMDCNLK CCMMPMDCNLK CCMMPMDCNLK CCMMPMDCNLK
VVDDDD3333 CCMMRPCSTLK PPDD GGPPIIOO5690 GGPPIIOO5690 CCMMRPCSTLK CAM_CSK CCMMRPCSTLK CCMMRPCSTLKUCCMMRPCSTLK CCMMRPCSTLK
VDD33 EINT0 PU EINT0 GPIO26 EINT0 (BT_INT) clko4 EINT_HEADSET EINT_HEADSET EINT_HEADSET EINT_HEADSET
VDD33 EINT1 PU EINT1 GPIO27 EINT1 (HP_DETECT) clko3 BT_EINT1 BT_EINT1 BT_EINT1 BT_EINT1
VDD33 BPI_BUS4 GPIO28 GPIO28 BPI_BUS4 RF RF RF RF
VDD33 BPI_BUS3 BPI_BUS3 RF RF RF RF
VDD33 BPI_BUS2 BPI_BUS2 E RF RF RF RF
VDD33 BPI_BUS1 BPI_BUS1 RF RF RF RF
VVDDDD3333_SF BSPCIK_BUS0 BSPCIK_BUS0 GPIO64 SCK LSCK RSCFK RSCFK RSCFK RSCFK
VDD33_SF SWP SWP GPIO65 SWP LSA0 SWP SWP SWP SWP
VDD33_SF SHOLD SHOLD GPIO66 SHOLD LSCE0_B SHOLDmSHOLD SHOLD SHOLD
VDD33_SF SCS SCS GPIO67 SCS LSCE1_B SCS SCS SCS SCS
VDD33_SF SIN SIN GPIO68 SIN LSDI D SIN SIN SIN SIN
VDD33_SF SOUT SOUT GPIO69 SOUT LSDA SOUT SOUT SOUT SOUT
SIO SIO SIO SIO SIO
SRST SRST SRST SRST SRST
VSIM1/2 SSICOL2K GPIO29 GPIO29 SIO2 SSICOL2K SSICOL2K SSICOL2K SSICOL2K
SSRCSLKT22 GGPPIIOO3301 GGPPIIOO3301 SSRCSLKT22 I oSSRCSLKT22 SSRCSLKT22 SSRCSLKT22 SSRCSLKT22
F c
.
N
l
e
O
t
c
C
e
u
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
MT6252 原理圖 重點確認地方 N
Done Item U
□ GPIO0(PWM) 必須100K電阻接地; 如果不用這個GPIO，也可以直接連接到地。
□ GPIO19(DAISYNC)必須通過100K電阻上拉到Vdd;如果不用，也可以直接連接到Vdd； E
GPIO18(DAIRST)必須通過100K電阻上拉到Vdd;如果不用，也可以直接連接到Vdd；
□ Vm_sel直接接地即可，因為internal stack的PSRAM是1.8V的工作電壓。
□ TESTMODE , PMU_TESTMODE必須接地;FSOURCE必須接地 m
□ 建議在重點使能控制GPIO上預留RC位置； D
HW Setting
□ 務必預留Jtag調試測點
GPIO
KCOL 0 外部絕對不可以有external pull down resistor,KCOL 0 如果當成GPIO來控制外部元件的power
□ control , 外部元件的電源不可以來自VBAT,KCOL 0 強烈建議當做key function來使用 I o
与MCINS，UCTS1，URTS1，LPTE复用的GPIO都是1.8V power
□ domain，客户使用这些GPIO的时候需要请客户确认是否足以驱动外部器件。这些1.8V Power F c
domain的GPIO不能被上拉到VDD/VBAT等大于1.8V power上，也不能用来与大于1.8V的器件连接。
□ Memory務必使用MTK驗證過的, 而且是1.8V的Serial flash , 請務必參照MTK的AVL。 .
N
□ 為了兼容目的,務必要擺放一顆1uF以及4.7uF bypass電容, 位置必須靠近serial flash電源pin腳以及BB l
□ 為了兼容目的 , layout時Serial Flash的兩種封裝(WSON/TSOP)都要留 , 並且pin腳要共layout. e
Memory
務必再次確認下列BB跟serial flash的connection
O
SHOLD : SIO3 t
□ SWP : SIO2
SOUT : SQI_SI : DQ0 c
SIN : SQI_SO : DQ1
□ LCM選用，請用具有獨立腳為 IOVCC(IOVDD)，可以 Program IO Level 之模組，並將其接至1.8v level C
□ LCM選用，請用具有F_mark or LPTE 的模組，並將其接至BB dedicated pin LPTE e
LCM □ 如果LCM模組 data pin 預留9bit以上 (16/18/24 bit)，請確認8/9 bit正確的出pin位置
□ LCM 類比電源供給(VCI)之 Bypass 電容請選用至少 1uF 以上 u
□ LCM IO 電源供給(IOVCC or IOVDD)之 Bypass 電容請選用至少 1uF 以上
□ LCM 背光電供給請預留一個 Bypass 電容，電容值請選用至少 1uF 以上
□ MT6252兩組LDO給攝像頭供電，務必注意VCAMA，VCAMD的設置連接正確。 K
Parallel sensor模組的IO電壓(DOVDD)務必使2.8V；serial sensor若使用EA bus的pin mux, q
□
Camera sensor的IO電壓(DOVDD)則為1.8V
□ Camera function 僅support YUV format, sensor 需自行擁有ISP
□ 靠近sensor connector端務必有1uF與100nF (Reserve)的decouple 電容於攝像E頭供電端
□ Class AB的輸出務必預留一組Bead濾波，靠近喇叭； @
□ 雙喇叭的話，外部音頻PA的輸入要是左聲道MP3_L；
Audio
若耳機偵測的EINT掛在 MP3_out 上面 , 要避開SPK output 的channel ;
□□ 若若為為雙雙喇喇叭叭則則不不建建議議此此種種方方式式偵偵測測 T
MIC □ 因为没有MICBIASN，所以设计真差分的方式，麥克的负极接地，和之前MT6225不同。
Speech □ 2-in-1 application時, 除了原有的12ohm+12ohm+8ohm(speaker)之外, 還需在voice buffer u
output並一個32ohm電阻
A
Safety □ 開機鍵靠近IC串聯1K電阻；Bat_ON串聯電阻；Vbat 預留5.1V 500mW齊納二極管；
□ SIMDATA，SIMRST，SIMCLK预留33pF以下的电容后者ESD器件，Cload<22pF. i
□ SIM_VCC在卡座端必须加1uF de-couple电容
SIM □ 4SIM/3SIM设计，6302的SPI接口可以用任意的2.8V poIwer domain的GPIO模拟，l但是不建议用GPIO28
□ 4SIM设计VSIM1和VSIM2 LDO输出必须预留1uF电容 .
□ Vibr是一個LDO，可以省去外部并聯馬達的二極管，但是必須添加1uF 電容；
D n
□ MT6252只支持共陽機的背光，最多支持4顆燈。其他類型背光燈需要添加外部驅動IC；
□ LED_KP 應該連接到鍵盤燈的陰極，不能供給燈的正極；並串聯電阻以調亮度
□ VRF, VCAMA, VIO capacitor must larger than 2uF
PMU □ Reserve 0 ohm between VBAT pin &E VBAT_RF, VBAT_ANeALOG for analog LDO quality
add 1uF or 4.7uF capacitor on Batsense near 52 A9 pin and reserve 22uF between VBAT
□ and GND near Battery connector. v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
□ Reserve 5.1 ohm resistor on USB_DP and USB_DM N
□ BJT和Zener diode选择MediaTek验证的物料。 U
E
m
D
o
I
F c
.
N
l
e
O
t
c
C
e
u
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
□ 藍牙32K應該是2.8V 振幅； N
□ 藍牙GPIO的供電是時刻有電的，比如Vdd供電等。 U
□ 藍牙和基帶通訊接口是Tx《--》Rx；Rx<=>Tx；PCM口是In<=>Out，Out<=>In；
□ 藍牙MT6612的內部LDO使能GPIO務必添加100K到地電阻。
□ MT6612的2.8V輸出必須bypass 1uF電容；同理于1.2V的LDO； E
BT □ ECLKSEL: PU:coclock;PD:外部26M晶體；
□ 務必使用驗證過的Balun；
m
□ Balance Filter: 56pF decoupling capacitor connect to DC feed
D
□ Balance Filter: Check DC feed pin connect to VCC28OUT and PA bias
□ 外部26M 晶體的 Pin3連接到MT6612 OSC_IN pin, and pin1,2,4 to GND
□ Co-clock: 26M-co-clock應該串聯1nF 電容隔直，不建議更為其它容值。
□ 如果使用WIFI搭配MT6612，確認其 BT_GPIO4 連接到 WiFi-BT_PRI o
I
□ Others: RES_IN 使用15K電阻到底。精度10%以內即可。
□ MT6252 TXO_LB (A17) 連接到TXM 需要先並聯一個 22nH電感到地,再串聯 56pF 電容連接 TXM；
F c
□ 務必使用MTK驗證的RF部分的26MHz晶體，SAW和TXM；
MT6252 所有 BPI trace (L23,M23,L22,N22,M22)連接到 TXM 所有 control pin 都必須要串接 1K Ohm ,
□ 以及並聯 22pF 電容 .
N
□ MT6252 RX trace 連接到 RX SAW 之間要保留 differential Pi-matching network 增加調適彈性 l
RX SAW filter 到 TXM 之間要保留 single Pi-matching network , 並且串接DC-block電容 (
□ e
若確認使用的TXM不需要 DC-block 電容 , 可以視情況移除)
RF □ 確認所有 TP1/TP2/TP3/TP4/GND_RF 有連接到 ground O
MT6252 FREF(J22) 連接到 BT clock之前必須要並聯一個 18pF 電容到地以及串接一個 1nF 電容 , 在 PCB t
□
placement要將這兩顆 component 靠近 BT 擺放
c
□ MT6252 AVDD28_RFD (J21)在連接到 VIO (Y22) 之前要串一顆 0 Ohm 電阻以及並聯一顆 1uF 電容到地
C
e
MT6252 AVDD28_TCXO (H20)在連接到 VTCXO (E15) 之前要串一顆 0 Ohm 電阻以及並聯一顆 1uF
□
電容到地
MT6252 VRF_53 (E17) 要並聯 22uF 電容到地 , 再串接 0 Ohm 並聯電容到地後接到 VRF_1 (C17) ; 再串聯 u
□ 0 ohm並聯電容到地後接到 VRF_2 (E21,E22)
MT6252 APC (B2) 在連接到 TXM Vramp之前要串聯 10K Ohm 以及並聯 24K Ohm 再K並聯一顆 220pF
□ 電容到地. q
□ Reset(pin65), PAD_PU(pin38)接到BB GPIO上，一定不要与其它模组共用。
□ I2C(pin62/63)建议与Camera共用， pull high 电阻也可与Camera I2C 共用
pin37为IO模式选择pin, H:直接与pin38连接，Enable时pin40 output 1.8V（1.E8V IO） L：直接接地pin40
□ output 2.8V（2.8V IO）。如果設置MT5192的邏輯為1.8V的IO, 所有對接的IO都要為1.8V, @
ATV 如果設置MT5192的邏輯為2.8V, 所有對接的IO都要為2.8V的IO
□□ 務務必必使使用用MMTTKK驗驗證證的的RRFF部部分分的的iinndduuccttoorr與與XXttaall
T
天线需要放置防静电TVS管，并预留匹配电路；如FM
□
module需要共用拉杆天线，接入点应在匹配电路之后。
GPIO0(pin64)需预留电阻到地，作为CLK模式选择。电阻NC时，采用XTAL；电阻0ohm时u，为共CLK模式
□ 。MT5192支持XTAL及外部CLK输入，当使用外部CLK输入时需A要使用二阶阻容滤波器，当使用XTAL时请
将该滤波器NC
□ 采用Analog声音输出必须使用二阶LPF(请留意元件值是否正确) i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
MT6252 PCB 重點確認地方 N
U
Done Item
□ Jtag測試點務必預留；
□ 綠油層沒有覆蓋GND pad； E
Basic □ 32K 晶體以及32K 相關走線盡量左右上下包地 , 不可以要其它trace穿過32K相關trace；震盪晶體跟Cload且務必放置BB旁邊, 越近 越好.
□ Vbat電源線務必星形走線，至少三組A:40mils供給BB的LDO（RF,Analog,Digital）B:80mils供給PA；C:40mils供給BB的VBAT_mSPK；
□ MT6252 GND ball下到GND 面積務必足夠大, 能下越多via到主地越好, 確保GND； D
□ Serial Flash 1層走完，旗下一層用GND屏蔽。時鐘線用地線左右屏蔽；
EMI □ 盡量預留EMI 濾波器件在LCM/Camera/Tcard 附件；
□ LCM/Camera/Tcard走線盡量分為三組，每組兩端用GND 包住；同時上下層盡量屏蔽。 I o
□ MIC和聽筒的濾波器件，TVS的GND要連接一起后通過via連接到主地，不能直接連接表層GND，容易耦合RF noise；
□ MIC和RCV走線要差分平行； F c
□ AU_VCM 電容的GND net接到AGDN28_AFE 之後在一起透過Via下main GND
Audio
□ MIC 擺放位置應遠離RF PA及VBAT trace , 避免零件震動音透過MIC 傳遞 .
N
□ VBAT_SPK 寬度盡量寬 , 距離短。至少25mils l
□ SPK Amp 的走線內層包地，寬度盡量寬 , 距離短。至少25mils e
□ LWRB 訊號線layout, 結構允許情況下 , 請盡量同一層左右包地
□ LCM 類比電源供給(VCI)之 Bypass 電容請靠近LCM，並確保電原先先經過Bypass 電容再接到LCOM
LCM □ LCM IO 電源供給(IOVCC or IOVDD)之 Bypass 電容請靠近LCM，並確保電原先先經過Bypass 電容再接到LCM t
□ LCM 背光電源供給之 Bypass 電容請靠近LCM，並確保電原先先經過Bypass 電容再接到LCM
□ LCM 背光電源正極走線，至少留 6mil以上 c
□ VCAMA電源需左右包GND；維持較少的換層結構連接到sensor connector
C
□ VCAMA 與VCAMD的濾波電容放置靠近sensor connector端並電容接地端需直接有個大Via接到emain ground layer；
CMMCLK 與 CMPCLK各需左右兩側包GND並維持較少的換層結構連接到sensor connector與baseband；
Camera □
serial sensor則為CMCLK 與CSK各需左右包GND u
□ 非相關訊號走線請勿走在其pad的L2層面下, 降低noise-couple的影響 ；
□ 盡可能保持connector旁的GND完整性, 減少表層走線距離 K q
□ 充電線路不要和其它走線平行；
Safety
□ Vbat，PWRKEY，SYSRST等務必遠離板邊。
□ Vbat各路寬度遵守design note 要求； E
□ VBGR的濾波電容盡量靠近IC Pin并接地良好； @
PMU □ LDO的濾波電容盡量靠近IC Pin并接地良好；
□ 充電控制器件(R_SNS)放在IO 口附近；BJT PIN請鋪T銅散熱
□ Vbat的Zener Diode靠近連接器（或夾具測點）；
□ SIM_CLK,SIMDATA,SIMRST以及VSIM都走在内层，整体GND保护； u
SIM □ SIM socket远离Anttena摆放，SIM卡座top layAer有完整的GND并且有多via与主地连接，保证SIM socket的金属支架以及屏蔽罩有良好接地。
□ VSIM的de-couple电容以及SIM_CLK,SIMDATA,SIMRST上的bypass cap/ESD靠近相应的pin摆放，并且最好直接下到最干净的GND。
□ 完整GND 參考層給FM； i
FM □ 擺放位置靠近IO并遠離LCM/Memory等輻射源； l
I
□ 32K 走線包地良好； .
D n
e
E
v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
Crystal place as close as possible to MT6252 PIN XTAL (G23) N
Crystal and its trace directly refer to global ground , keep out L1&L2 ground U
Crystal ground pin directly connect to global ground , do not connect to other layer GND
PIN XTAL_GND (H22) is directly connected to global ground E
PIN FREF (J22) should be shielded in inner layer, and its via should keep far away from Pin XTAL(G23) and trace
m
Control signals of ASM or Front-end Module do not cross the antenna port or PA outputs
D
Keep RF trace as 50Ω
Keep good differential property of RX differential trace, and follow D>4R Rx trace routing rule.
Avoid GND split under MT6252 , especially for L2 o
RF I
AVDD28_RF1 (C17) & AVDD28_RF2 (E21&E22) bypass cap. place as close as possible to MT6252
GND of AVDD28_RF1 (C17) & AVDD28_RF2 (E21 & E22) decoupling cap is directly connecFted to global groucnd
Use inner layer and ground to protect VTCXO(H20) and VAPC(B2) trace, and do not parallel with other trace. Place AVDD28_TCXO (H20) bypass cap. as close as possible
.
to MT6252 N
l
Place AVDD28_RFD (J21) bypass cap. as close as possible to MT6252
e
For Camera, LCM, and MSDC, the clock and data should have better GND protection. Avoid power trace or other trace routing parallel with clock and data.
Place memory as close as possible to MT6252 O
t
BPI control line need good ground shielding
PA VBAT should go star connection and individual routing. PA VBAT bypass cap 22uF shouldc be close to PA as possible.
□ Co-clock: MT6252給MT5192的26M走線參考層為GND, 不能走在沒有參考層C的地方, 與相鄰的訊號線也要盡量用GND線做隔離, 並且多打GND VIA
e
□ Camera D0~D7, PCLK/HSYNC/VSYNC等信号应尽量走在内层，相鄰表層包地包覆，PCLK走在表層請用GND線保護，减少EMI。
手机上LCM 模组的connector & FPC 应尽量远离ATV RF input及天线,并尽量不要与ATV放在同一层，在LCM的背面及FPC的下方与周围的GND上应开大片solder mask,增强LCM and
□ u
FPC 接地，降低EMI
□ 手机上Camera 模组的connector & FPC应尽量远离ATV RF input 及天线,并尽量不要与ATV放在同一层，减少EMI干扰
K
□ ANT到RF匹配之间的走线应尽量短（减少信号损失，避免引入干扰），阻抗应控制在q 50ohm
□ RF区域的下方请不要走信号线, 如果要走线，至少要隔两层GND（4层板建议不要有线跨过RF区)
□ EPAD 应多打GND VIA 增加接地性，尽量不要有影响EPAD打地孔的走线穿过EPAD
ATV
□ ATV的供電線路盡量遵循星形原則 E
@
□ Bypass CAP盡量靠近電源pin, 每個Bypass CAP盡量能有單獨的GND VIA並且靠近Bypass CAP
□ VBAT请直接从电池端拉,不要经过其他Module 如PA 等比较脏的部分后再拉到ATV，走到ATV部分的VBAT线宽至少20mil以上。
□ 在layout四層板的PCB, 電源走線請走Top layer與LayTer 3, 讓Layer 2的GND盡量完整
□ pin 22/24 所接LPF应尽量靠近IC摆放，如实在放不下，至少第1级RC应靠近IC摆放。此LPF电路請盡量遠離RF區域
□ layer 1 ATV IC下方区域不铺铜，防止出现“死铜” u
□ 天线PAD应尽量放在PCB的四角，PAD周围3mAm内不能放元件，5mm内建議不放喇叭、电池、麦克风等金属件
□ 天线PAD下方所有层都不能铺铜及走线，以免造成信号损失；但i如果天线PAD离LCM Connector太近则仅在LCM Connector所在层铺铜。
□ Connection: Check is shielded by ground along the routing l
□ BT Power: 100nF位置靠近pin14, 15 I
.
□ BT Power: BT的供電線路盡量遵循星形原則
□ BT Power: 電源走線下方參考地面盡D量完整，且無數位走n線重疊
BT □ BT Power: 1uF電容最靠近VCC28OUT and 1uF電容最靠近VDD1V2OUT
□ BT RF: RF trace To BT antenna走線務必控制為50 eohm
□ BT RF: IC到balance filter diffeErential走線越短越好 (max. <4mm)，且走線要對稱
v
M
e
t
s
R
O
F
Y
L
N
L
O
A
I E
T
S
Co-clock: MT6252給MT6612的26M走線請避開干擾源(例如附近避免有key-pad按鍵, digital, clock trace等) N
□
若無法避開請包地保護。 U
E
m
D
o
I
F c
.
N
l
e
O
t
c
C
e
u
K
q
E
@
T
u
A
i
l
I
.
D n
e
E
v
M
e
t
s
R
O
F
