Mikroelektronische Speicher: Speicherzellen, Schaltkreise, Systeme

285 Pages·1992·13.65 MB·German

by  Dr.-Ing. habil. Dietrich Rhein, Dipl.-Ing. Heinz Freitag (auth.)

Dietrich Rhein/H einz Freitag
Mikroelektronische
Speicher
Speicherzellen, Schaltkreise, Systeme
Springer-Verlag Wien New York
Dr.-Ing. habil. Dietrich Rhein
Alcatel Austria-Elin Forschungszentrum, Wien
Dipl.-Ing. Heinz Freitag
CSD Computer-Systemdienste, Chemnitz
Das Werk ist urheberrechtlich geschützt.
Die dadurch begründeten Rechte, insbesondere die der Übersetzung, des Nach
druckes, der Entnahme von Abbildungen, der Funksendung, der Wiedergabe auf
photomechanischem oder ähnlichem Wege und der Speicherung in Datenver
arbeitungsanlagen, bleiben, auch bei nur auszugsweiser Verwertung, vorbehalten.
© 1992 by Springer-VerlaglWien
Gedruckt auf säurefreiem Papier
Mit 190 Abbildungen
ISBN-13: 978-3-211-82354-5 e-ISBN-13: 978-3-7091-9214-6
001: 10.1007/978-3-7091-9214-6
Vorwort
Mikroelektronische Speicher spielen in der Computertechnik, in der Kommuni
kationstechnik, der Automatisierungstechnik usw. eine wichtige Rolle. Wegen ihrer
universellen Einsatzmöglichkeiten und ihrer charakteristischen Wirk- und Aufbau
prinzipien können sie keinem der vorgenannten Fachgebiete zugeordnet werden -
die Speichertechnik ist als ein eigenständiges Fachgebiet anzusehen.
Die mikroelektronischen Speicher bestehen aus speziellen mikroelektronischen
Speicherschaltkreisen sowie im Bedarfsfall aus weiteren Schaltkreisen und diskreten
Bauelementen, die mit Hilfe von Leiterplatten zu Baugruppen zusammengefaßt
werden. Ein mikroelektronischer Speicher mit größerer Speicherkapazität kann auf
einer Leiterplatte oder mehreren Leiterplatten untergebracht sein. Mikroelek
tronisehe Speicher kleinerer Speicherkapazität können sich ggf. auch gemeinsam
mit anderen elektronischen Schaltungsanordnungen auf einer einzigen Leiterplatte
oder innerhalb eines einzigen Schaltkreises befinden.
Speicherschaltkreise haben bei jeweils gegebenem technologischen Niveau den
höchsten Integrationsgrad und den größten Anteil am Produktions volumen aller
integrierten Schaltkreise. Deswegen sind Speicherschaltkreise "Zugpferde" für die
Entwicklung neuer, leistungsfähigerer Basistechnologien der Mikroelektronik.
Ziei des vorliegenden Buches ist es, eine Übersicht über Typen, Wirkprinzipien,
Schaltungen und Technologien der Speicherschaltkreise zu geben und in die
Realisierungsprinzipien und die Probleme beim Aufbau von Speicherbaugruppen
und Speichern, wie sie sowohl in Computern als auch in anderen Prozessorsystemen
zum Einsatz kommen, einzuführen. Damit sollen sowohl den Entwerfern
mikroelektronischer Speicherschaltkreise, als auch deren Anwendern nützliche
Kenntnisse und Informationen vermittelt werden.
Das Ansprechen dieser beiden Gruppen ist einerseits deshalb sinnvoll, weil die
wachsenden Integrationsgrade eine immer weitergehende Einbeziehung von den
Systemaufbau unterstützenden Schaltungen oder von ganzen Systemkomponenten in
die Schaltkreise ermöglicht. Das setzt auch beim Schaltkreisentwerfer zunehmende
Systemkenntnisse voraus. Andererseits verlangt die Auswahl der richtigen Schalt
kreise für den Systemautbau beim Anwender bei der immer breiter werdenden
Palette von Speicherschaltkreisen und den Möglichkeiten der Einbeziehung von
Speicherbereichen in anwenderspezifische Schaltkreise solide Kenntnisse über die
verschiedenen Bauelementetypen und ihre innere Schaltungsstruktur.
Das Buch wendet sich daher sowohl an Entwickler und Hersteller von
Mikroelektronik-Bauelementen, als auch an Informations- und Automatisierungs
techniker sowie Informatiker, d.h. an alle diejenigen, die Speicherschaltkreise bzw.
Speicher entwerfen und betreiben, sowie an Studierende der einschlägigen
Fachrichtungen.
VI Vorwort
Das Buch ist in 8 Kapitel gegliedert. Nach der Einleitung wird im 2. Kapitel
eine Übersicht über die Speicherschaltkreise nach physikalischen Prinzipien,
Eigenschaften, Technologien und Anwendungen gegeben. Als Basis für das
Verständnis der nachfolgenden Erörterungen sind im 3. Kapitel einige schaltungs
technische Grundlagen zusammengefaßt, die je nach Grad der Vorkenntnisse vom
Leser übersprungen werden können. Die nachfolgenden Kapitel 4 und 5 sind dann
den Speicherschaltkreisen und die Kapitel 6 und 7 dem Aufbau von Speicher
baugruppen und Speichern gewidmet. Im abschließenden 8. Kapitel wird ein
Ausblick auf die künftige Entwicklung gegeben und versucht deutlich zu machen,
daß sich die klassischen Grenzen zwischen Speicher-und Prozessorschaltkreisen mit
der wachsenden Leistungsfähigkeit der mikroelektronischen Technologien und den
Erfordernissen leistungsfähiger Prozessorsysteme verschieben und es zu einer
Integration dieser beiden Funktionen kommt. Die Kapitel I bis 5 und 8 sind von
D. Rhein, die Kapitel 6 und 7 von H. Freitag verfaßt worden.
Technische Daten werden nur exemplarisch angegeben, um Größenordnungen
zu vermitteln, und können konkrete und aktuelle Datenblätter und Kataloge der
Herstellerfirmen nicht ersetzen.
Die Verfasser danken an dieser Stelle zahlreichen Fachkollegen für wertvolle
Anregungen und Hinweise, besonders den Herren Professoren E. Philippow,
E. Köhler, J. Meinhardt, H. Völz, G. Fritzsche und M. Roth, die unterstützend und
ermunternd zum Konzept Stellung genommen haben. Der Leitung und zahlreichen
Kollegen des Alcatel Austria - ELIN Forschungszentrums für Computertechnik in
Wien sei an dieser Stelle für die Förderung des Vorhabens, für wertvolle Hinweise
und die für die Bereitstellung der Computertechnik zur Gestaltung des reprofähigen
Manuskripts gedankt, ganz besonders den Herren Dipl.-Ing. N. Theuretzbacher,
Dr. G. Wirthumer und Dr. J. Doppelbauer. Den Herren Ing. K.-H. Rumpf, log. Ch.
Angelov und Dipl.-Ing. A. Wachlowski gilt unser Dank für das sorgfältige Lesen des
Manuskripts und für zahlreiche Anregungen. Die Reinzeichnungen der Bilder
wurden von Zeichner/innen des früheren Verlag Technik Berlin angefertigt.
Schließlich sei dem Springer-Verlag Wien für die gute Zusammenarbeit und die
schnelle Drucklegung des Buches herzlich gedankt.
Den Lesern werden die Autoren für alle Hinweise und Anregungen dankbar sein
und bitten darum, diese direkt an den
Springer-Verlag Wien, Sachsenplatz 4-6, A-1201 Wien,
zu senden.
D. Rhein und H. Freitag
Inhaltsverzeichnis
1 Einleitung ............................................................................................................ 1
2 Übersicht über die mikroelektronischen Speicherschaltkreise ......................... 5
2.1 Definitionen und Typen ..................................................................................... 5
2.1.1 Selektionsprinzip ...................................................................................... 5
2.1.2 Art des Zugriffs ........................................................................................ 6
2.1.3 Lese- und Schreibzugriff .......................................................................... 6
2.1.4 Infonnationsverhalten bei Netzausfall und beim Lesen ............................. 7
2.1.5 Techno1ogien für Speicherschaltkreise ..................................................... 8
2.2 Speicherschaltkreise .......................................................................................... 8
2.2.1 Innere Struktur der Speicherschaltkreise ................................................... 8
2.2.2 Speicherkapazität ..................................................................................... 9
2.2.3 Speicherzellen und ausgenutzte physikalische Prinzipien ....................... 10
2.2.4 Forderungen an Speicherschaltkreise ...................................................... 11
2.3 Trends bei Speicherschaltkreisen ..................................................................... 13
2.4 Anwendungen mikroelektronischer Speicher .................................................... 16
3 Schaltungstechnische Grundlagen ................................................................... 19
3.1 MOS-Schaltungstechnik ................................................................................... 19
3.1.1 MOS-Transistoren .................................................................................. 19
3.1.2 MOS-Inverter ......................................................................................... 22
3.1.2.1 Statischer MOS-Inverter mit Enhancementtransistoren ..................... 24
3.1.2.2.Weitere Invertertypen ....................................................................... 26
3.1.3 MOS-Logikschaltungen .......................................................................... 29
3.1.3.1 Statische MOS-Logik ........................................................................ 29
3.1.3.2 Dynamische MOS-Logik .................................................................. 31
3.1.3.3 NMOS- und CMOS-Transfergates .................................................... 34
3.1.4 Dekoder .................................................................................................. 34
3.1.5 Ein- und Ausgangspuffer ........................................................................ 37
3.1.6 Flipflop als elementares Speicherelement ............................................... 39
3.2 Bipolare Schaltungsteclznik ............................................................................. 41
vm
Inhaltsverzeichnis
3.2.1 Bipolartransistor ..................................................................................... 41
3.2.2 Bipolare Inverter .................................................................................... 42
3.2.2.11TL-Inverter ..................................................................................... 43
3.2.2.2 ECL-Inverter .................................................................................... 43
3.3 BICMOS-Schaltungstechnik ............................................................................ 45
4 Schreib-Lese-Speicherschaltkreise (RAM) ...................................................... 47
4.1 MOS-SRAM ..................................................................................................... 47
4.1.1 Speicherzellen für MOS-SRAM ............................................................ .47
4.1.2 Speicherschaltkreis ................................................................................. 50
4.1.2.1 Struktur und Funktion ....................................................................... 50
4.1.2.2 Anforderungen an den Entwurf von SRAM-Schaltkreisen ................. 54
4.1.2.3 Schaltungstechnische Lösungen für ausgewählte Baugruppen ........... 55
4.1.2.4 Ausbeuteerhöhung durch Redundanz ................................................ 59
4.1.2.5 Anwenderorientierte Besonderheiten bei speziellen SRAM ............... 61
4.2 Bipolare SRAM ............................................................................................... 61
4.2.1 Speicherzellen ........................................................................................ 61
4.2.2 Speicherschaltkreis ................................................................................. 63
4.3 Entwicklungsrichtungen bei SRAM-Schaltkreisen ............................................ 66
4.3.1 Anwendung der MOS-SOI-Technik ........................................................ 67
4.3.2 BICMOS-Speicherschaltkreise ............................................................... 67
4.3.3 Galliumarsenid-Speicherschaltkreise ...................................................... 71
4.4 MOS-DRAM .................................................................................................... 72
4.4.1 Speicherzellen ........................................................................................ 72
4.4.2 Speicherschaltkreis mit Dreitransistorzellen ........................................... 74
4.4.3 Speicherschaltkreis mit Eintransistorzellen ............................................. 75
4.4.3.1 Struktur und Funktion ....................................................................... 75
4.4.3.2 Schaltungstechnische Realisierung .................................................... 78
4.4.3.3 Betriebsarten für schnelleren Datendurchsatz .................................... 81
4.4.3.4 Refresharten ...................................................................................... 83
4.5 Probleme des EntwUlfs von Megabit-DRAMs .................................................. 84
4.5.1 Übersicht über die Probleme der weiteren Erhöhung des
Inte grations grades ................................................................................... 84
4.5.2 Speicherzellen für Megabit-DRAMs ....................................................... 85
4.5.3 Schaltungstechnische Besonderheiten ..................................................... 88
4.5.3.1 Blockstruktur .................................................................................... 88
4.5.3.2 Bitleitungsschaltung .......................................................................... 89
4.5.3.3 Reduzierte Betriebsspannung ............................................................ 91
4.5.3.4 Verwendung von BIeMOS-Schaltungen ........................................... 91
4.5.4 Begrenzung der Fehlerrate durch Soft-errors .......................................... 92
4.5.4.1 Soft-errors durch <x-Strahlen ............................................................. 92
Inhaltsverzeichnis IX
4.5.4.2 Mitintegrierte Fehlererkennungs-und -korrekturschaltungen ............ 93
4.5.5 Integrierte Testschaltungen ..................................................................... 95
5 Festwertspeicher-Schaltkreise (ROM) ............................................................ 97
5.1 Allgemeines und Übersicht .............................................................................. 97
5.2 Maskenprogrammierte ROM ........................................................................... 99
5.2.1 Bipolare ROM ...................................................................................... 100
5.2.2 Maskenprogrammierte MOS-ROM ....................................................... 101
5.2.2.1 MOS-ROM mit Parallelstruktur ...................................................... 101
5.2.2.2 Verwendung der X-Zelle ................................................................. 102
5.2.2.3 MOS-ROM mit Serienstruktur ........................................................ 103
5.2.2.4 Mu1ti1evel-ROM ............................................................................. 104
53 Einmalig elektrisch programmierbare ROM (PROM) .................................... 105
5.3.1 Bipolare PROM .................................................................................... 105
5.3.2 MOS-PROM ......................................................................................... 107
5.4 Elektrisch programmierbare und durch UV-Licht löschbare ROM (EPROM) 108
5.4.1 Zellen für EPROMs .............................................................................. 108
5.4.1.1 Zwei-Transistor-P-Kanal-Zelle ....................................................... 109
5.4.1.2 Eintransistor-Stape1gate-Zelle mit N-Kanal ..................................... 110
5.4.2 EPROM-Schaltkreis ............................................................................. 112
5.4.2.1 Blockschaltbild ............................................................................... 112
5.4.2.2 Gehäuse und Anschlußbelegung ...................................................... 113
5.4.3 Schaltungstechnische Fragen ................................................................ 114
5.4.3.1 Leseschaltung ................................................................................. 115
5.4.3.2 Redundanz ...................................................................................... 115
5.4.3.3 Schaltungen zur Testunterstützung .................................................. 116
5.4.4 Applikative Gesichtspunkte .................................................................. 117
5.4.4.1 Betriebarten von EPROMs .............................................................. 117
5.4.4.2 Programmiergeräte und Programmieralgorithmen ........................... 118
5.5 Elektrisch programmierbare und lösch bare ROM (EEPROM) ....................... 119
5.5.1 MNOS-Speicher ................................................................................... 120
5.5.2 Floatinggate-EEPROM ......................................................................... 122
5.5.2.1 Zweitransistor-FLOTOX-Zelle ....................................................... 122
5.5.2.2 Eigenschaften der EEPROM-Schaltkreise ....................................... 124
5.5.2.3 Flash-EEPROM .............................................................................. 125
5.6 Nichtflüchtige RAM ................................................................................ 127
6 Technische Realisierung von Speichern ........................................................ 128
6.1 Allgemeine Überlegungen ............................................................................. 128
6.2 Stromversorgung des Speichers ..................................................................... 132
x
Inhaltsverzeichnis
6.2.1 Berechnung des Leistungsbedarfes ....................................................... 132
6.2.1.1 Berechnung der Verlustleistung der Speichennatrix ........................ 132
6.2.1.2 Verlustleistung der Treiberbaustufen ............................................... 136
6.2.1.3 Beispiel einer Verlustleistungsberechnung ...................................... 137
6.2.2 Betriebsstromzuführung innerhalb des BSM ......................................... 139
6.2.2.1 Minimierung von Betriebsspannungsschwankungen durch
Venninderung der Induktivitäten ..................................................... 142
6.2.2.2 Minimierung von Betriebsspannungsschwankungen mittels lokaler
Stützkondensatoren .......................................................................... 143
6.2.2.3 Einschalten der Betriebsspannung ................................................... 147
6.3 Ansteuerung der Speichermatrix .................................................................... 148
6.3.1 Elektrische Ansteuerbedingungen ......................................................... 148
6.3.1.1 Reflexionen .................................................................................... 150
6.3.1.2 Übersprechen .................................................................................. 156
6.3.2 Zeitbedingungen der Ansteuersignale, Timing des Speichennoduls ...... 159
6.3.3 Bestimmung der Verzögerungs zeiten ................................................... 160
6.3.3.1 Maximale und minimale Logikverzögerung .................................... 161
6.3.3.2 Einfluß der Lastkapazität ................................................................ 161
6.3.3.3 Signalleitungsverzögerung .............................................................. 163
6.3.3.4 Einfluß des Seriendämpfungswiderstandes RD ................................ 164
6.4 Geometrischer Aufbau einer Speicherleiterkarte ........................................... 165
6.4.1 Steigerung der Packungsdichte von Speichern ...................................... 167
6.4.2 SM-Schaltkreis ..................................................................................... 167
6.4.3 Oberflächenmontagetechnologie .......................................................... 168
6.4.4 SIP-Speichennodule ............................................................................. 170
7 Entwurf von Speicherbaugruppen und Speichern ........................................ 172
7.1 ROM-Speicher ............................................................................................... 174
7.1.1 Worterweiterung des ROM-Speichers ................................................... 174
7.1.2 Kapazitätserweiterung des ROM-Speichers innerhalb des
CPU-Adreßraums .................................................................................. 175
7.1.3 Kapazitätserweiterung über den CPU-Adreßraum hinaus ...................... 176
7.1.4 ROM-Schaltkreise als programmierbare Logik-Arrays ......................... 178
7.1.5 ROM-PLA als Signalgenerator ............................................................. 179
7.2 SRAM-Speicher ............................................................................................. 180
7.2.1 Cache-Speicher (Pufferspeicher) ........................................................... 180
7.2.1.1 Voll assoziativer Cache-Speicher ....................................................... 181
7.2.1.2 Einweg-Cache ................................................................................... 182
7.2.1.3 Assoziativer Zweiwege-Cache ........................................................... 183
7.2.1.4 Entwurf von Cache-Speichern ........................................................... 183
7.2.2 SRAM-Speichermatrix für FIFO-Speicher ............................................ 188
7.3 DRAM-Speicher ............................................................................................ 189
Inhaltsverzeichnis XI
7.3.1 Regeneriervarianten ............................................................................. 190
7.3.2 Regeneriersteuerung/Speichersteuerung ............................................... 192
7.3.2.1 Steuerung im Großcomputer ........................................................... 194
7.3.2.2 Steuerung im Mikrocomputer ......................................................... 195
7.4 Maßnahmen zur Datensicherung im Speicher ................................................ 200
7.4.1 Nichtschritthaltende Datensicherungsmaßnahmen ................................ 201
7.4.1.1 Standard-Testalgorithmen ............................................................... 202
7.4.1.2 Optimierte Testalgorithmen: Funktionaltests ................................... 208
7.4.1.3 Optimierte Testalgorithmen: Maskenabhängige Tests ..................... 215
7.4.1.4 Zufallstests ..................................................................................... 217
7.4.2 Schritthaltende Datensicherungsmaßnahmen ......................................... 220
7.4.2.1 Implementierungsvarianten von Fehlererkennungs-und
Korrektureinrichtungen .................................................................... 221
7.4.2.2 Allgemeine Grundlagen fehlertoleranter Binärblockeodes .............. 222
7.4.2.3 Matrizendarstellung der Fehlerkorrektur-Prozedur .......................... 226
7.4.2.4 Beispiele für lEC- und lEC+2 ED-Codes ........................................ 228
7.4.3 Zuverlässigkeit von Speichern .............................................................. 232
7.4.3.1 Zuverlässigkeiteigenschaften von Systemen mit Redundanz ........... 232
7.4.3.2 Zuverlässigkeitsfunktion von Speichern mit und ohne
Fehlerkorrektureinrichtungen ........................................................... 235
7.4.3.3 MTBF eines Speichers .................................................................... 238
8 Ausblick: Integration von Speichern und Logik ........................................... 241
8.1 Übersicht ....................................................................................................... 241
8.2 Inhaltsadressierte Speicher ............................................................................ 243
8.2.1 Inhaltsadressierte Speicher und Assoziativspeicher ............................... 243
8.2.2 Mikroelektronische Realisierung von CAM .......................................... 246
8.3 Speicherung in Parallelprozessors)'stemen .................................................... 249
8.3.1 Übersicht über Parallelprozessorsysteme .............................................. 249
8.3.2 Computernetze ..................................................................................... 250
8.3.3 Zellulare Parallelprozessorstrukturen .................................................... 251
8.3.4 Künstliche neuronale Netzwerke .......................................................... 251
Anhang: Verlustleistungsberechnung für den DRAM-Basisspeichermodul nach
Abschnitt 6.3.2.1 .................................................................................... 253
Literaturverzeichnis ............................................................................................ 258
Sachwortverzeichnis '" ........................................................................................ 267