Table Of ContentSpringer-Lehrbuch
Bernhard Eschermann
Funktionaler Entwurf
digitaler Schaltungen
Methoden und CAD-Techniken
Mit 185 Abbildungen und 24 Tabellen
Springer-Verlag
Berlin Heidelberg New"\6rk
London Paris Tokyo
Hong Kong Barcelona
Budapest
Dr. Bernhard Eschermann
ABB Management AG
Forschungszentrum
Abteilung Computer Science (CRBC)
CH-S40S Baden-Dattwil, Schweiz
ISBN-13: 978-3-540-56788-2 e-ISBN-13: 978-3-642-95710-9
DOl: 10.1007/978-3-642-9571 0-9
Die Deutsche Bibliothek . CIP-Einheitsaufnahme
Eschermann, Bernhard: Funktionaler Entwurf digitaler Schaltungen: Methoden und CAD·
Techniken; mit 24 Tabellen 1 Bernhard Eschermann. - Berlin; Heidelberg; New York;
London; Paris; Tokyo; Hong Kong; Barcelona; Budapest: Springer, 1993
(Springer·Lehrbuch)
Dieses Werk ist urheberrechtlich geschiitzt. Die dadurch begriindeten Rechte, insbesondere die
der Ubersetzung, des Nachdrucks, des Vortrags, der Entnahme von Abbildungen und Tabellen,
der Funksendung, der Mikroverfilmung oder der Vervielfliltigung auf anderen Wegen und der
Speicherung in Datenverarbeitungsanlagen, bleiben, auch bei nur auszugsweiser Verwertung,
vorbehalten. Eine Vervielfliltigung dieses Werkes oder von Teilen dieses Werkes ist auch im
Einzelfall nur in den Grenzen der gesetzlichen Bestimmungen des Urheberrechtsgesetzes der
Bundesrepublik Deutschland vom 9. September 1965 in der jeweils geltenden Fassung zulassig.
Sie ist grundsatzlich vergiitungspflichtig. Zuwiderhandlungen unterliegen den Strafbestimmungen
des Urheberrechtsgesetzes.
© Springer-Verlag Berlin Heidelberg 1993
Softcover reprint of the hardcover 18t edition 1993
Umschlaggestaltung: Struve & Partner, Heidelberg
Satz: Reproduktionsfertige Vorlage vom Autor
Druck-und Bindearbeiten: Weihert-Druck GmbH, Darmstadt
45/3140 -5 4 3 2 I 0 - Gedruckt auf saurefreiem Papier
Vorwort
Das zum Entwurf komplexer Schaltungen benotigte Wissen ist in einem steten
Wandel begriffen. Waren noch vor einigen Jahren detaillierte Kenntnisse iiber
die physikalischen Grundlagen der Realisierungstechnologie notwendig, so
reichen heute fiir viele Zwecke Grundkenntnisse aus. Kenntnisse iiber Metho
den und Werkzeuge des funktionalen Entwurfs und ihren EinfluB auf die Rea
lisierung gewinnen dagegen zunehmend an Bedeutung. Hier liegt daher der
Schwerpunkt des vorliegenden Buches, das zusatzlich aber eine Briicke von
der funktionalen zur physikalischen Ebene schlagt, urn damit eine groBere
Transparenz des Zusammenspiels verschiedener Teilaufgaben beim Entwurf
zu erreichen. 1m Hintergrund der Stoffauswahl steht als Entwurfsaufgabe die
Umformung der Funktionsbeschreibung einer digitalen Schaltung in eine Im
plementierung, die mit einer vorgegebenen Zielstruktur und -technologie effi
zient realisiert werden kann.
N ach der Einfiihrung allgemeiner Grundbegriffe und Randbedingungen des
Entwurfs im ersten Kapitel werden im zweiten Kapitel die wichtigsten Ziel
strukturen vorgestellt. Als Schaltkreistechnologie wird exemplarisch CMOS
eingefiihrt. Auf der Basis theoretischer Grundlagen, die in Kapitel 3 darge
stellt werden, fiihren die Kernkapitel 4 bis 6 dann in Methoden des Logik-,
Steuerwerks- und Datenpfadentwurfs und die dabei verwendeten Werkzeuge
ein. Auf Querverbindungen zur Simulation, zur Verifikation und zum Test
wird gleichfalls eingegangen. Dieser Aufbau von unten nach oben (bottom up)
ist im folgenden Diagramm veranschaulicht. Durch ihn kann einerseits im
mer auf bekanntem Wissen aufgesetzt werden, andererseits wird die Gefahr
reduziert, den Bezug zur tatsachlichen Schaltungsrealisierung zu verlieren.
wirtschaft Methoden des theore-
lich funktionalen +_-1 tische
technolo Entwuris Grund
gische (Kap. 4 bis 6) lagen
(Kap.3)
Rand
bedin
gungen
(Kap. 1)
Zielstrukturen (Kap. 2)
VI Vorwort
Die grundlegenden Methoden werden jeweils ausftihrlich dargestellt und mit
Beispielen illustriert. Entwurfswerkzeuge werden bewuBt nicht auf ihre Ein-/
Ausgabefunktionalitat reduziert, sondern zusammen mit dem notwendigen
theoretischen Hintergrund erlautert, um eine bessere Einschatzung ihrer An
wendbarkeit und ihrer Grenzen zu ermoglichen. Mit Hilfe von Ubungsaufga
ben am Ende' jedes Kapitels kann das Verstandnis tiberprtift und erweitert
werden. Die Einftihrung der in der Literatur tiblichen Formalismen und um
fassende Quellenangaben ermoglichen eine eigenstandige weitergehende Aus
einandersetzung mit den behandelten Themengebieten.
Bilder, Tabellen, Beispiele, Definitionen und Satze sind ffir jedes Kapitel sepa
rat durchnumeriert. Beispiele werden durch das Zeichen ".", Beweise durch
"." abgeschlossen. Die Beweise von Satzen wurden dann aufgenommen, wenn
sie zur Vertiefung des Stoffes oder zum Verstandnis beitragen; sonst wird auf
eine Quelle verwiesen. N ach Moglichkeit werden deutsche Bezeichnungen be
nutzt; die entsprechenden in der internationalen Fachliteratur verwendeten
englischen Ausdrticke werden, falls notig, bei der Einftihrung eines Begriffs in
Klammern hinzugeftigt. Das Literaturverzeichnis ist kapitelweise unterglie
dert, die Literaturstellen jedes Kapitels sind alphabetisch sortiert.
Das Buch wendet sich in erster Linie an Studierende der Elektrotechnik und
Informatik, die ihr Wissen auf dem Gebiet des Hardware-Entwurfs erweitern
wollen. Auch Schaltungsentwerfer, die sich tiber die Arbeitsweise von Ent
wurfswerkzeugen informieren mochten, und Entwickler von Entwurfswerk
zeugen, die einen Uberblick tiber Ansatze zur Entwurfsautomatisierung auf
Logik- und Register-Transfer-Ebene gewinnen wollen, konnen Nutzen daraus
ziehen. Es entstand auf der Basis von Vorlesungen tiber "VLSI-Entwurfsme
thodik" und "Entwurfsautomatisierung fUr integrierte Schaltungen", die ich
an den Universitaten Karlsruhe und Siegen ffir Studentinnen und Studenten
der Elektrotechnik und Informatik nach dem Vordiplom gehalten babe. Die
tiblicherweise im Vordiplom beider Fachgebiete behandelten Grundlagen wer
den deshalb als bekannt vorausgesetzt. Um jedoch die unterschiedlichen fach
lichen Voraussetzungen der Horerkreise zu berucksichtigen, wurde Wert auf
eine breite Fundierung des tiber solche Grundkenntnisse hinausgehenden
Wissens gelegt. Dadurch konnen spater behandelte Probleme haufig auf einen
relativ kleinen Fundus vorher eingefUhrter Standardprobleme zuruckgeftihrt
werden. Bei entsprechenden Vorkenntnissen reicht es aus, die Grundlagen
kapitel zunachst nur zu tiberfliegen und dann spater nach Bedarf einzelne Ab
schnitte nachzulesen.
Zu groBem Dank ftir sein Interesse an der Ausarbeitung des Themengebietes
bin ich Herm Prof. Dr.-Ing. D. Schmid vom Institut ffir Rechnerentwurf und
Fehlertoleranz der Universitat Karlsruhe verpflichtet. Ohne seine Untersttit
zung ware dieser Text nicht entstanden. Gleichfalls zu danken habe ich Herm
Vorwort VII
Prof. Dr.-Ing. H. Wojtkowiak vom Institut fur Technische Informatik der Uni
versitat -GH- Siegen.
Das Manuskript gewann sehr an Qualitat durch die kritischen Anmerkungen
und Verbesserungsvorschlage von Frau Dipl.-Ing. M. Warnecke, die sich be
reitfand, die muhevolle und zeitaufwendige Aufgabe des Lesens der Erstkor
rektur zu ubernehmen. Fur weitere Anmerkungen danke ich herzlich Herrn
Dr. T. Kropf. Die Horer meiner Vorlesungen trugen durch manche unbequeme
Frage gleichfalls zur Uberarbeitung und Verbesserung des Manuskripts bei.
Den Herren F. Schelling und B. Klimmek danke ich fur ihre Unterstutzung bei
der Anfertigung der Zeichnungen und Tabellen. SchlieBlich gilt mein Dank
dem Springer-Verlag, insbesondere Herrn Dr. H. Wossner, fur die ausgezeich
nete Zusammenarbeit.
Baden, Mai 1993 Bernhard Eschermann
Inhaltsverzeichnis
1 Einleitung .... .......................................................................................................... 1
1.1 Entwicklung der Integrationstechnik .......... ....... ......... ......... ....... ........ 1
1.2 Motivation der Entwurfsautomatisierung .......................................... 4
1.3 Entwurfsaufgaben ................... ................ .................................................. 8
2 Zielstrukturen und -teclmologien ..... ........................................ ...................... 15
2.1 Realisierungsaltemativen ....................................................................... 15
2.1.1 Halbleitertechnologien ................................................................ 15
2.1.2 Grundlagen der CMOS-Technik .............................................. 17
2.1.3 Fertigungsstrukturen ................................................................. 19
2.1.4 Systemintegration ......................................................................... 21
2.2 Vollkunden-Entwiirfe ............................................................................... 25
2.2.1 Einfiihrung in den Layoutentwurf .......................................... 25
2.2.2 Statisches CMOS ........................................................................... 28
2.2.3 Switch-Logik und Speicherelemente ....................................... 32
2.2.4 CMOS-Alternativen ...................................................................... 35
2.2.5 Regulare Layout-Strukturen ..................................................... 39
2.2.6 Aligemeines zum Vollkunden-Entwurf ................................. 42
2.3 Anwendungsspezifische Entwiirfe ....... ............................. ................... 43
2.3.1 Standardzellen ............................................................................... 43
2.3.2 Makrozellen .................................................................................... 49
2.3.3 Gate-Arrays und Sea-of-Gates .................................................. 51
2.3.4 Allgemeines zum ASIC-Entwurf ............................................. 54
2.4 Anwenderprogrammierbare Schaltungen ........ ............................ ..... 56
2.4.1 Speicherbausteine ......................................................................... 56
2.4.2 Programmierbare logische Felder (PLDs) ...................... .... ... 57
2.4.3 Programmierbare Logikbausteine (PGAs) ............................ 62
2.4.4 Aligemeines zu programmierbaren Schaltungen .............. 67
2.5 Ubungsaufgaben ...................................................... ...... .... ............. ........... 69
x Inhaltsverzeichnis
3 111eoretische Grundlagen ................................................................................ 71
3.1 Grundlagen aus der Graphentheorie .................................................. 71
3.2 Grundlagen aus der Algebra ................................................................. 74
3.3 Grundlagen aus der Logik ...................................................................... 80
3.3.1 Boolesche Funktionen ................................................................. 80
3.3.2 Funktionsdarstellung mit Wiirfeln ... .............................. .... .... 83
3.3.3 Funktionsdarstellung mit Graphen ....................................... 89
3.4 Grundalgoritbmen .................................................................................... 97
3.4.1 Komplexitatsklassen ................................................................... 97
3.4.2 Aufteilungsprobleme ....................... .............. ............. .............. ... 102
3.4.3 Uberdeckungsprobleme .............................................................. 105
3.4.4 Graphenprobleme ........................................................................ 109
3.4.5 Mehrzieloptimierung .................................................................. 113
3.5 Ubungsaufgaben ........................................................................................ 115
4 Logikentwurf ........................................................................................................ 119
4.1 Aufgabenstellung ...................................................................................... 119
4.1.1 Zweck des Logikentwurfs ........................................................... 119
4.1.2 Optimierungsziele ........................................................................ 121
4.1.3 Fonnalisierung ............................................................................. 124
4.2 Synthese zweistufiger Logik ................................................................... 126
4.2.1 Exakte Minimierung ................................................................... 127
4.2.2 Minimierung monotoner Funktionen .................................... 130
4.2.3 Einfache heuristische Minimierung ...................................... 132
4.2.4 Iterative heuristische Minimierung ...... .................. .......... ..... 135
4.3 Synthese mehrstufiger Logik ................................................................. 141
4.3.1 Uberblick ......................................................................................... 142
4.3.2 Boolesche Netze ............................................................................. 146
4.3.3 Faktorisierung .............................................................................. 147
4.3.4 Division und Kerne ...................................................................... 150
4.3.5 Minimierungsalgorithmen ....................................................... 156
4.3.6 Interne don't cares ....................................................................... 159
4.3.7 Globale Minimierung .................................................................. 161
4.4 Technologieanpassung ............................................................................ 165
4.4.1 Ze1lenbasierte Entwiirfe .............................................................. 165
4.4.2 Programmierbare Logikbausteine .......................................... 172
4.5 Analyse kombinatorischer Schaltungen ............................................. 174
4.5.1 Logische Entwurfsanalyse ....................................... .................. 174
4.5.2 ZeitIiche Entwurfsanalyse ......................................................... 177
4.5.3 Fertigungstest ............................................................................... 183
4.6 Ubungsaufgaben ........................................................................................ 185
Inhaltsverzeichnis XI
Steuerwerksentwurf 189
5.1 Grundstrukturen sequentieller Schaltungen .................................... 190
5.1.1 Synchrone integrierte Schaltwerke ......................................... 190
5.1.2 Zerlegung und Zusammenschaltung von Schaltwerken .. 194
5.1.3 Steuerwerksstrukturen .............................. .......................... ....... 198
5.2 Entwurfsablauf ........................................................................................... 199
5.2.1 Strukturoptimierung ................................................................... 200
5.2.2 Optimierte Synthese ..................................................................... 205
5.3 Schnittstellenoptimierung ........ ............................................................... 209
5.3.1 Symbolische und mehrwertige Variablen ............................. 209
5.3.2 Eingabecodierung ......................................................................... 213
5.3.3 Ausgabecodierung .................................... ............................. ....... 218
5.4 Zustandscodierung .................................................................................... 222
5.4.1 Allgemeines ................................................................................... 222
5.4.2 Optimierungsmoglichkeiten ..................................................... 223
5.4.3 Codierbedingungen ...................................................................... 225
5.4.4 Codezuweisung ............................................................................. 228
5.5 Zustandsreduktion ..................................................................................... 236
5.5.1 Vollstandig spezifizierte Steuerwerke .................................... 236
5.5.2 Unvollstiindig spezifizierte Steuerwerke ...................... .......... 238
5.6 Ubungsaufgaben ........................................................................................ 241
6 Weitere Entwurfswerkzeuge ............................................................................ 245
6.1 Datenpfadentwurf ...................................................................................... 245
6.1.1 Grundbausteine ............................................................................ 245
6.1.2 Verhaltensbeschreibung mit FluBgraphen .......................... 248
6.1.3 Scheduling, Allokation und Zuweisung ................................. 250
6.1.4 Verarbeitungsalternativen ........................................................ 256
6.2 Hardware-Beschreibungssprachen ...................................................... 258
6.2.1 Einftihrung ..................................................................................... 258
6.2.2 ED IF ................................................................................................. 259
6.2.3 VHDL ............................................................................................... 260
6.3 Entwurfsumgebungen (Frameworks) ................................................. 263
Literaturverzeichnis .................................................................................................. 265
Sachverzeichnis .......................................................................................................... 281
1 Einleitung
1.1 Entwicklung der Integrationstechnik
Integrierte Schaltungen (lCs, integrated circuits) gewinnen eine immer groBe
re Bedeutung. Eine wichtige Ursache stellt die wachsende Integrationsdichte
solcher Schaltungen dar. Die Entwicklung begann in den sechziger Jahren
mit Schaltungen in SSI-Technologie (small scale integration), die nur eine
geringe Anzahl von Gatterfunktionen auf einem Halbleiterplattchen (Chip)
realisierten (vgl. Bild 1.1). Darauf folgten MSI- (medium scale integration),
LSI- (large scale integration) und VLSI-Schaltungen (very large scale integra
tion), die urn GroBenordnungen hohere Gatteranzahlen aufweisen. Schaltun
gen sehr fortgeschrittener Technologien mit Integrationsdichten von mehr als
einer Million Gatterfunktionen pro Chip werden teilweise auch mit dem Be
griff ULSI (ultra large scale integration) charakterisiert.
Gatter/Chip
Integrationsdichte
107
106 / ULSI
r
105 /
VLSI
104 /
103 /
Il LSI
102 /
MSI
/
101 1
0 / SSI
10
1960 1970 1980 1990 Jahr
Bild 1.1: Generationen von Integrationstechnologien
Die starke ErhOhung der Integrationsdichte - urn den Faktor 2 in jeweils weni
ger als zwei Jahren - beruht auf dem Fortschritt in zwei unterschiedlichen
