Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale

132 Pages·2017·7.45 MB·French

by  Junyan Tan

Exploration d’architectures génériques sur FPGA pour
des algorithmes d’imagerie multispectrale
Junyan Tan
To cite this version:
Junyan Tan. Exploration d’architectures génériques sur FPGA pour des algorithmes d’imagerie mul-
tispectrale. Autre [cond-mat.other]. Université Jean Monnet - Saint-Etienne, 2012. Français. ￿NNT:
2012STET4028￿. ￿tel-00838037v2￿
HAL Id: tel-00838037
https://theses.hal.science/tel-00838037v2
Submitted on 29 Apr 2014
HAL is a multi-disciplinary open access L’archive ouverte pluridisciplinaire HAL, est
archive for the deposit and dissemination of sci- destinée au dépôt et à la diffusion de documents
entific research documents, whether they are pub- scientifiques de niveau recherche, publiés ou non,
lished or not. The documents may come from émanant des établissements d’enseignement et de
teaching and research institutions in France or recherche français ou étrangers, des laboratoires
abroad, or from public or private research centers. publics ou privés.
THESE
Présentée par
Junyan TAN

Pour obtenir le grade de
DOCTEUR DE L’UNIVERSITE JEAN MONNET
Discipline : microélectronique
Laboratoire Hubert Curien UMR CNRS 5516
Département Informatique Image
Exploration d'architectures génériques sur FPGA
pour des algorithmes d’imagerie multispectrale
Soutenance le 12 Juin 2012 devant la commission d’examen
JURY
M. Frédéric Rousseau Professeur TIMA-UJF Directeur de thèse
Mme. Virginie Fresse Maitre de Conférences LaHC-UJM Co-directrice de thèse
M. Yves Ledru Professeur LIG-UJF Président
M. El-Bay Bourennane Professeur LE2I-Dijon UB Rapporteur
M. Mohamed Akil Professeur ESIEE Rapporteur
M. Fernando Gehm Moraes Professeur PUC-Brésil Examinateur
M. Érik Hochapfel Fondateur/IngénieurADACSYS Examinateur

Remerciements
Aucun travail ne s’accomplit dans la solitude.
J’ai tout au long de mon doctorat eu le soutien de plusieurs personnes et je tiens à leur exprimer ma
gratitude.
Tout d’abord j’aimerais remercier mes deux directeurs de thèse qui m’ont encadrée pendant ces
années et sans qui ce travail n’aurait pas pu se faire : monsieur Frédéric Rousseau et madame
Virginie Fresse. Ils se sont montrés disponibles, attentifs, ont toujours su orienter mon travail et
m’ont prodigué des conseils avisés.
J’aimerais également remercier les membres du jury qui ont accepté de prendre de leur temps pour
valider mes travaux et plus particulièrement monsieur El-Bay Bourennane et monsieur Mohamed
Akil qui m’ont fait l’honneur d’assumer le rôle difficile de rapporteur.
Je tiens à remercier tous mes collègues du groupe System-Level-Synthesis au laboratoire TIMA à
Grenoble, et du groupe Image Processing au laboratoire Hubert Curien à Saint Etienne.
De plus j’aimerais remercier la région Rhône-Alpes pour m’avoir accordé le financement de ses
recherches.
Pour terminer, je remercie chaleureusement mes parents, mon mari, mes grands parents, mes amis
pour m’avoir soutenue dans les bons et moins bons moments et pour m’avoir donné l’envie
d’apprendre.
Résumé
Les architectures multiprocesseur sur puce (MPSoC) basées sur les réseaux sur puce (NoC)
constituent une des solutions les plus appropriées pour les applications embarquées temps réel de
traitement du signal et de l’image. De part l’augmentation constante de la complexité de ces
algorithmes et du type et de la taille des données manipulées, des architectures MPSoC sont
nécessaires pour répondre aux contraintes de performance et de portabilité. Mais l’exploration de
l’espace de conception de telles architectures devient très coûteuse en temps. En effet, il faut définir
principalement le type et le nombre des cœurs de calcul, l’architecture mémoire et le réseau de
communication entre tous ces composants. La validation par simulation de haut niveau manque de
précision, et la simulation de bas niveau est inadaptée au vu de la taille de l’architecture.
L’émulation sur FPGA devient donc inévitable.
Dans le domaine de l’image, l’imagerie spectrale est de plus en plus utilisée car elle permet de
multiplier les intervalles spectraux, améliorant la définition de la lumière d’une scène pour
permettre un accès à des caractéristiques non visibles à l’œil nu. De nombreux paramètres modifient
les caractéristiques de l’algorithme, ce qui influence l’architecture finale.
L’objectif de cette thèse est de proposer une méthode pour dimensionner au plus juste l’architecture
matérielle et logicielle d’une application d’imagerie multispectrale. La première étape est le
dimensionnement du NoC en fonction du trafic sur le réseau. Le développement automatique d’une
plateforme d’émulation sur mono ou multi FPGA facilite cette étape et détermine le positionnement
des composants de calcul. Ensuite, le dimensionnement des composants de calcul et leurs
fonctionnalités sont validés à l’aide de plateformes de simulation existantes, avant la génération du
modèle synthétisable sur FPGA. Le flot de conception est ouvert dans le sens qu’il accepte
différents NoC à condition d’avoir le modèle source HDL de ce composant.
De nombreux résultats mettent en avant les paramètres importants qui ont une influence sur les
performances des architectures et du NoC en particulier. Plusieurs solutions sont décrites,
commentées et critiquées. Ces travaux nous permettent de poser les premiers jalons d’une
plateforme d’émulation complète MPSoC à base de NoC.
Abstract
The Multiprocessor-System-On-Chip (MPSoC) architectures based on the Network-On-Chip (NoC)
communication are the one of the most appropriate solution for image and signal processing appli-
cations under real time constraints. Due to the ever increasing complexity of these algorithms, the
types and sizes of the data manipulated, the MPSoC architectures are necessary to meet the con-
straints of performance and portability. However exploring the design space of such architecture is
time consuming. Indeed, many parameters should be defined such as the type and the number of
processing cores, the memory architecture and the communication network between all these com-
ponents. Validation by high-level simulations has the lack of the precision. Low-level simulation is
inadequate for such big size of the architecture. Therefore, the emulation on FPGA becomes inevi-
table.
In image processing, spectral imaging is more and more used. This technology captures light from
more frequencies than the human eye increasing the number of wavelengths. Invisible details can be
extracted from a scene. The difference between all spectral imaging applications is the number of
wavelengths and the precision. Many parameters affect the characteristics of the algorithm, having a
huge impact on the final architecture.
The objective of this thesis is to propose a method for sizing one of the most accurate hardware and
software architecture for multispectral imaging application. The first step is the design of the NoC
based on the network traffic. The automatic development of an emulation platform on a single
FPGA or multi-FPGAs simplifies this step and determines the positioning of the computational
components. Then, the design of computational components and their functions are validated using
existing simulation platforms. The synthesizable model of the architecture on FPGA is then gener-
ated. The design flow is open. Several NoC structures can be inserted using the source model of this
component.
The set of results obtained points out the major parameters influencing the performances of archi-
tecture and the NoC itself. Several solutions are described and analyzed. These studies allow us to
lay the groundwork for a complete MPSoC emulation platform based on NoC.
Sommaire
Liste des Figures ........................................................................................................................... 2
Liste des Tableaux ........................................................................................................................ 7
Glossaire ...................................................................................................................................... 8
Chapitre 1. Introduction ........................................................................................................... 9
1.1 Contribution .............................................................................................................. 11
1.2 Plan du manuscrit ...................................................................................................... 11
1.2.1 Applications et principes de base des architectures............................................. 12
1.2.2 Proposition d’une méthodologie pour la conception et l’exploration de NoC ...... 12
1.2.3 Implémentation et évaluation des NoC pour l’évaluation et l’exploration de
l’espace de conception ................................................................................................... 12
1.2.4 Expérimentation : Implantation d'algorithmes d'imagerie multi-spectrale ........... 13
Chapitre 2. Applications et principe de base des architectures ..................................................14
2.1 Imagerie couleur et multispectrale ............................................................................. 14
2.1.1 Imagerie couleur................................................................................................ 14
2.1.2 Imagerie Multispectrale ..................................................................................... 18
2.2 Processus d’authentification en Imagerie Multispectrale ............................................ 18
2.2.1 Principe de l’algorithme d’authentification pour les œuvres d’arts...................... 19
2.2.2 Calculs de distance dans des espaces couleurs.................................................... 21
2.2.3 Calculs de distance dans l’espace spectral .......................................................... 21
2.2.4 Conclusion ........................................................................................................ 22
2.3 Les architectures programmables embarquées pour l’algorithme d’authentification ... 23
2.3.1 Processeur généraliste dans l’embarqué : AMD Athlon 64 ................................. 23
2.3.2 Processeur spécialisé : GPU ............................................................................... 23
2.4 Performances sur CPU et GPU .................................................................................. 26
i
2.4.1 Exécutions sur CPU........................................................................................... 26
2.4.2 Exécutions sur GPU (Graphics Processing Unit) ................................................ 27
2.4.3 Analyse des temps d’exécution sur architecture CPU et GPU. ............................ 31
2.5 Les réseaux de communication sur puces................................................................... 32
2.5.1 Le réseau sur puce (NoC) .................................................................................. 32
2.5.2 Les NoCs sur FPGA .......................................................................................... 38
2.6 Conclusion ................................................................................................................ 40
Chapitre 3. Proposition d'une méthodologie pour la conception et l'exploration de NoC ...........41
3.1 Architectures NoC et plateformes d’évaluation .......................................................... 41
3.1.1 Les NoC sur FPGA............................................................................................ 41
3.1.2 Les plateformes d’évaluation et d’émulation de NoC ......................................... 43
3.2 Méthodologie pour la conception et l’exploration de NoC : proposition d’un flot de
conception .......................................................................................................................... 45
3.2.1 Structure de NoC ............................................................................................... 45
3.2.2 Algorithme de routage ....................................................................................... 47
3.2.3 Blocs d’adaptation pour la communication inter-FPGA ..................................... 48
3.2.4 Blocs d’émulation ............................................................................................. 49
3.2.5 Spécification des transferts de données .............................................................. 52
3.2.6 Spécification de partitionnement ........................................................................ 54
3.2.7 Flot de conception ............................................................................................. 56
3.3 Evaluation des performances ..................................................................................... 58
3.3.1 Latence ............................................................................................................. 58
3.3.2 Mesure du débit ................................................................................................. 59
3.4 Conclusion ................................................................................................................ 59
Chapitre 4. Implémentations et évaluation des performances des NoCs ....................................60
4.1 Le NoC Hermes ........................................................................................................ 60
4.1.1 Structure du NoC Hermes .................................................................................. 60
4.1.2 L’interface graphique pour la génération du NoC : ATLAS ............................... 63
ii
4.2 Objectifs et outils pour l’évaluation et l’exploration................................................... 64
4.2.1 L’interface graphique NoCGen .......................................................................... 65
4.2.2 Les architectures Xilinx et les outils associés ..................................................... 65
4.3 Etude des performances sur mono-FPGA .................................................................. 66
4.3.1 Exploration du nombre de nœuds. ...................................................................... 66
4.3.2 Impact des blocs d’émulation ............................................................................ 67
4.3.3 Exploration de la taille des paquets, des flits et du nombre de blocs d’émulation 68
4.3.4 Exploration des différents algorithmes de routage et du placement des blocs
d’émulation ................................................................................................................... 73
4.4 Etude des performances du NoC sur multi-FPGA ...................................................... 78
4.4.1 Evaluation temporelle ........................................................................................ 81
4.5 Analyse des résultats pour le dimensionnement du NoC ............................................ 84
4.6 Conclusion ................................................................................................................ 88
Chapitre 5. Expérimentation : Implantation d'algorithmes d'imagerie multi-spectrale sur une
architecture multiprocesseur .........................................................................................................89
5.1 Différents plateformes de génération et simulation de MPSoC ................................... 90
5.1.1 SocLib............................................................................................................... 90
5.1.2 STARSoC ......................................................................................................... 90
5.1.3 SESAM ............................................................................................................. 91
5.1.4 La plateforme HeMPS ....................................................................................... 92
5.2 Expérimentation de l’architecture MPSoC pour l’application. .................................... 93
5.2.1 L’architecture HeMPS ....................................................................................... 93
5.2.2 L’outil de génération HeMPS ............................................................................ 95
5.2.3 Etude de performances de l’architecture HeMPS pour l’application
d’authentification d’œuvre d’art. .................................................................................... 96
5.2.4 Expérimentations sur une architecture MPSoC de taille 2x3 ............................. 100
5.2.5 Implantation de la plateforme d’émulation HeMPS MPSoC sur FPGA. ........... 106
5.3 Analyse des expérimentations ................................................................................. 107
5.4 Analyse des résultats ............................................................................................... 108
iii
Chapitre 6. Conclusions et perspectives ................................................................................. 110
6.1 Conclusion .............................................................................................................. 110
6.2 Perspectives ............................................................................................................ 111

Liste des Publications ................................................................................................................. 114
Bibliographie ....................................................................................................................... 115

iv