EE610 Eletrônica Digital I 2_b_2 Chaves em circuitos lógicos Chaves analógicas

13 Pages·2007·0.37 MB·Portuguese

EE610 Eletrônica Digital I
Prof. Fabiano Fruett
Email: [email protected]
2_b_2
Chaves em circuitos lógicos
2. Semestre de 2007
Portas de Transmissão 1
Chaves analógicas
Chaves de circuitos e sistemas envolvendo
sinais analógicos que são controlados por
sinais digitais. Também são chamadas de:
• portas analógicas
• portas de transmissão
• portas lineares
• circuitos de seleção de tempo
Portas de Transmissão 2
1
Configurações de chave :
• Chave série
• Chave paralela
• Chave mista
Se as chaves fossem ideais, não haveria base para
escolher um tipo ou outro de chave. Entretanto as
chaves não são ideais.
Portas de Transmissão 3
Aplicações dos circuitos de
chaveamento
• Multiplexação
• Amostrador e segurador (Sample and Hold)
• Controle de parâmetros em circuitos:
– Amplificadores
– Integradores
– Filtros
Portas de Transmissão 4
2
Chaves analógicas com
dispositivos semicondutores
• Diodos,
• transistores bipolares,
• transistores de efeito de campo (JFET ou
MOSFET)
podem ser usados para implementar chaves
analógicas.
Portas de Transmissão 5
Circuitos Lógicos com
transistores de passagem
Funções lógicas também podem ser
implementadas através da combinação em
série e paralelo de chaves que são
controladas por variáveis lógicas de entrada.
Portas de Transmissão 6
3
Lógica por chaves
Pass-Transistor Logic (PTL)
• Funções Boolenas implementadas através
de uma rede de chaves.
• Geralmente são implementadas com
transistores MOS (transistores de
passagem).
• Transistores de passagem simplificam o
projeto e ocupam menor área.
Portas de Transmissão 7
Portas Conceituais empregando
lógica por transistor de passagem
Considere chaves ideais transmitindo e sendo
acionadas por sinais digitais
Fonte: Sedra
Portas de Transmissão 8
4
Duas implementações possíveis para
uma chave controlada por tensão
NMOS Complementar
Porta de Transmissão CMOS
Portas de Transmissão 9
No projeto de circuitos PTL deve-se assegurar que
todos os nós do circuito tenham a todo instante um
caminho de baixa resistência para o VDD ou terra
Portas de Transmissão 10
5
Operação do transistor NMOS como chave
transmissão do nível alto
Portas de Transmissão 11
Operação do transistor NMOS como chave
transmissão do nível baixo
Portas de Transmissão 12
6
Limitação da chave digital NMOS
– Conduz bem a lógica 0;
– Introduz uma queda de potencial na lógica 1.
V V –V “1 pobre”
DD DD t
V
DD
Portas de Transmissão 13
Técnicas para restaurar o nível de
tensão de saída da chave NMOS
• Restauração de nível através de
realimentação.
• Redução de V através de implantação
t
iônica durante o processo de fabricação.
Portas de Transmissão 14
7
Restaurador de nível
Portas de Transmissão 15
Exercício: 2) Considere o transistor NMOS como chave, fabricado em
uma tecnologia com µ C =50 µA/V2, µ C =20 µA/V2, |Vt0|=1 V,
n ox p ox
γ=0.5 V1/2, 2ΦF=0.6 V e V =5 V. Considere que o transistor tenha
DD
área mínima para essa tecnologia, ou seja, 4 µm/2 µm, e assuma que a
capacitância total entre o nóde saída e o terra seja C=50fF.
(a) Para o caso em que v esteja em nível alto, obtenha V .
I OH
(b) Se a saída alimenta um inversor CMOS com (W/L) =2.5(W/L) =10
p n
µm/ 2 µm, obtenha a corrente estática do inversor e sua dissipação de
potência quando sua entrada for o valor encontrado am (a). Também
obtenha a tensão de saída do inversor.
(c) Obtenhat
PLH
(d) Para o caso em que v subitamentechaveiade V para 0, obtenha
I DD
t .
PHL
(e) Obtenhat .
P
• Sugestão: Para o cálculo dos itens c, de e, considere a excursão
limitada do sinal de saída v . Compare os resultados obtidos com o
0
exemplo 13.4 doSedra.
Portas de Transmissão 16
8
Chaves complementares
controladas por tensão
Gate
Lógica 1 no gate,
Source Drain Fonte e Dreno conectados
nMOS Transistor
Gate
Lógica0 no gate,
Fonte e Dreno conectados
Source Drain
pMOS Transistor
Portas de Transmissão 17
Porta de transmissão CMOS
Aplicação analógica
Portas de Transmissão Fig. 5.641.8
9
Circuitos equivalentes para visualização da operação
da porta de transmissão na posição fechada
Portas de Transmissão Fig. 5.6519
Portas de transmissão em circuitos PTL
Aplicação digital
Portas de Transmissão 20
10