Conversor Analógico/Digital Direto de Complexidade Não-exponencial Luís Cléber Carneiro

73 Pages·1610·1.85 MB·Portuguese

UNIVERSIDADE FEDERAL DE SANTA CATARINA
CENTRO TECNOLÓGICO
DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA
CURSO DE PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
Conversor Analógico/Digital Direto de
Complexidade Não-exponencial
Dissertação submetida à Universidade Federal
de Santa Catarina para a obtenção do grau de
Mestre em Ciência da Computação
Luís Cléber Carneiro Marques
Florianópolis, fevereiro de 1998
Conversor Analógico/Digital Direto de
Complexidade Não-exponencial
Luís Cléber Carneiro Marques
Dissertação aprovada como requisito parcial para a obtenção do grau de
Mestre no Curso de Pós-Graduação em Ciência da Computação da Universidade
Federal de Santa Catarina, pela comissão formada pelos professores:
Z.
Prof. Luiz Fernando Jacintho Maia, Dr.
Orientador
_____
/ Prof. Jorge M"uunnii;z Barreto, Dr.
Coordenador do Curso de Pós-Graduação em Ciência da Computação
Banca examinadora:
Prof. Luiz Fernando Jacintho Maia, Dr.
Presidente
Prof. João Bosco da Mota Alves, Dr.
/
Prof. Sidnei Néceti Filho, Dr.
/ n
/ '■-■i'KJK. Q KKs..
Prof. Rui Seara, Dr.
“Ô Cride, fala pra mãe que eu nunca li num
livro que o espirro fosse um vírus sem
cura. Vê se me entende pelo menos uma
vez, criatura!”
(“Televisão” - TITÃS)
“Sonhar mais um sonho impossível
Lutar quando é fácil ceder
Vencer o inimigo invencível
Negar quando a regra é vender.”
(Miguel de Cervantes)
“Cochilo.
Na linha eu ponho a isca de um sonho
Pesco uma estrelinha."
(Guilherme de Almeida)
(fyiiâticute, atitfÁa, ctMtfetutúeviti, de
icUotoéfia, de mãâic<z, de otónacõa e de
di^enençtu, fawi toda, <z fanca, éemj&ie !
Agradecimentos
Ao professor Luiz Fernando JacinthO Maia, por viabilizar este trabalho, pela
orientação e pela tranqüilidade transmitida.
Ao professor e amigo João Bosco da Mota Alves, por toda a ajuda e
companheirismo, dentro e fora do espaço acadêmico.
Ao professor Sidnei Noceti Filho, pela dedicação extra e orientação no período
de conclusão deste trabalho.
Ao amigo Miguel Alexandre Wisintainer, pela ajuda constante.
iv
Resumo
Neste trabalho implementa-se, para avaliação, um conversor analógico/digital, com
8 bits, seguindo a filosofia de conversão proposta por Maia [MAI 92]. Trata-se de um
circuito original para a conversão analógico/digital direta com complexidade linear,
expressando a saída digital no código de Gray e onde a resolução do conversor pode ser
estendida arbitrariamente pela conexão em cascata de um módulo básico para cada bit
adicionado à saída. O módulo básico proposto por Maia é constituído por quatro
amplificadores operacionais que implementam a função de transferência não-linear
necessária, devido a suas características de saturação. Apresenta-se neste trabalho as
alterações necessárias ao módulo básico para a implementação do conversor. Apresentam-
se também os resultados dos testes que comprovam a funcionalidade da filosofia de
conversão.
A freqüência máxima de amostragem depende unicamente dos retardos nos
circuitos. Propõe-se neste trabalho o uso de estrutura pipilened para o conversor, sendo
desta forma a freqüência máxima de amostragem limitada pelo retardo de um único
módulo de conversão.
Propõem-se também módulos de conversão básicos alternativos ao apresentado
por Maia. Estes novos módulos apresentam como vantagens em relação ao anterior a
utilização de um menor número de componentes e um menor tempo de acomodação.
Abstract
In this work is made the implementation for evaluation of an 8-bit analog-to-digital
converter following the methodology proposed by Maia [MAI 92], It is an original circuit
for direct analog-to-digital conversion with linear complexity. The output is presented in
Gray code and the resolution of the converter can be improved arbitrarily with cascaded
basic conversion modules (BCMs), one BCM for each bit added to the output of the
converter. The BCM proposed by Maia is constituted by four operational amplifiers
implementing the required transfer function by means of its saturation characteristics. In
this work are proposed all necessary modifications to the BCM for implementing the
converter. This work also presents the results of tests that confirm the functionality of this
methodology of conversion.
The maximum speed of sampling depends uniquely on the delays in the circuits. In
this work is proposed the use of pipelining in the converter, so that the maximum speed of
sampling is limited by the delay in just one BCM.
Are also proposed in this work two improved BCMs. The advantages of these new
BCMs are to have fewer components and to present shorter settling time.
VI
Sumário
Resumo____________________________________________________________________v
Abstract____________________________________________ ______________________vi
Sumário___________________________________________________________________vii
Lista de Figuras ___________________________________________________________ ix
Glossário_________________________________________________________________ xi
1. INTRODUÇÃO __________________________________________________________ 1
1.1 APRESENTAÇÃO__________________________________________________________1
1.2 DEFINIÇÃO DO PROBLEMA________ :______________________________________ 2
1.3 OBJETIVOS ______________________________________________________________ 2
1.4 ESTRUTURA ______________________________________________________________3
2. AMPLIFICADORES ANALÓGICOS _______________________ ______________ 4
2.1 INTRODUÇÃO _____________________________________________________________4
2.2 OS AMPLIFICADORES OPERACIONAIS ____________________________________4
2.2.1 Análise das características dos amplificadores operacionais_____________________________________5
2.2.2 Circuitos básicos com amplificadores operacionais____________________________________________ 7
2.2.3 Comparador _________________________________________________________________________________9
3. CONVERSORES ANALÓGICO/DIGITAL_____ ,___________ _____________ 11
3.1 INTRODUÇÃO____________________________________________________________11
3.2 ESPECIFICAÇÕES_______________________________________________________ 12
3.3 CONVERSORES MAIS COMUNS__________________________________________16
3.3.1 ADC de rampa simples______________________________________________________________________16
3.3.2 ADC de rampa dupla________________________________________________________________________17
3.3.3 ADC de rampa múltipla ____________________________________________________________________ 19
3.3.4 ADC Delta-sigma_________________________________________________ ,________________________ 19
3.3.5 ADC de contagem___________________________________________________________________________20
3.3.6 ADC de busca de trilha (contínuo)___________________________________________________________22
vii
3.3.7 ADC de aproximação sucessiva__________________________________________________ 22
3.3.8 ADC de aproximação sucessiva pipelined______________________________________________;______24
3.3.9 ADC paralelo (flash)________________________________________________________________________25
3.3.10 ADC semi-paralelo (half-flash) / Paralelo de múltiplos estágios ____________________ 27
3.3.11 ADC paralelo multiestágio pipelined_______________________________________________________28
4. FILOSOFIA DE CONVERSÃO A/D PROPOSTA ___________________________ 30
4.1 INTRODUÇÃO_____________________________________ ___________ __________30
4.2 MÓDULO DE CONVERSÃO BÁSICO__________________________________ _ _ 30
4.3 CIRCUITO COMPLETO DE CONVERSÃO__________________________________ 33
4.4 ANÁLISE DAS CARACTERÍSTICAS________________________________________ 36
5. PROTÓTIPO DESENVOLVIDO_______________________________________ 38
5.1 MONTAGEM DO CONVERSOR ___________________________________________ 38
5.2 TESTES COM O PROTÓTIPO_____________________________________________ 41
6. MCBs ALTERNATIVOS E DESEMPENHO_______________________________ _46
6.1 CIRCUITOS PROPOSTOS________________ ________________________________ 46
6.1.1 Módulo Básico de Conversão N° 2___________________________________________________________46
6.1.2 Módulo Básico de Conversão N° 3___________________________________________ ;_______________47
6.2 ANÁLISE DE DESEMPENHO DOS CIRCUITOS _____________________________ 49
6.3 CONSIDERAÇÕES SOBRE DESEMPENHO_________________________________ 51
7. CONCLUSÕES _________________________________________________________54
8. REFERÊNCIAS BIBLIOGRÁFICAS 56
Apêndice___________________________ 59
Lista de Figuras
Figura 2.1 - Símbolo para o amplificador operacional________________________________________________4
Figura 2.2 - Amplificador inversor________________________;___________________________________________7
Figura 2.3 - Amplificador não-inversor________________;_______________________;________________________8
Figura 2.4 - Seguidor de tensão _________________________________________________________________8
Figura 2.5 - Amplificador somador inversor___________________________________________________________8
Figura 2.6 - Curva de transferência DCde um arnp. operacional real__________________________________9
Figura 2.7 - Çomparador com realimentação positiva_________:______________________________________10
Figura 3.1 - Curva de transferência de um ADC ideal de 3 bits e com faixa de entrada de 0 a 10V____13
Figura 3.2 - ADC de rampa simples_________________________________________________________________17
Figura 3.3 - Rampa dupla -12 proporcional a VIA______i______________________________________________18
Figura 3.4 - ADC de contagem _____________________________________'_______________________ ________21
Figura 3.5 - ADC de aproximação sucessiva________________________________________________________ 23
Figura 3.6 - ADC de aproximação sucessiva pipelined_______________________________________________25
Figura 3.7 - ADC paralelo de 3 bits _________________________________________________________________26
Figura 3.8 - ADC semi-paralelo de 10 bits___________________________________________________________28
Figura 4.1 - Diagrama em blocos do MCB___________________________________________________________30
Figura 4.2 - Curva de transferência do bloco 1 _______________!______________________________________ 31
Figura 4.3 - Curva de transferência do bloco 2 _______________________________________________________31
Figura 4.4 - Curva de transferência do MCB________________________________________________________32
Figura 4.5 - Módulo de conversão básico____________________________________________________________32
Figura 4.6 - Diagrama em blocos - conversor de 12 bits_____________________________________________ 33
Figura 4.7 - Conversor de 4 bits__________________________ :_______ __________________________________34
Figura 4.8 - Curva de transferência do Io MCB (bit 2) _______________________________________________35
Figura 4.9 - Curva de transferência do 2o MCB (bit 3) _______________________________________________35
Figura 4.10 - Curva de transferência do 3o MCB (bit 4) ______________________;_______________________ 35
Figura 5.1 - Diagrama esquemático do MCB________________________________________________________39
Figura 5.2 - Çomparador ______________________________________________________________ 40
Figura 5.3 - Conversor de 8 bits implementado______________________________________________________40
Figura 5.4 - Amostras de uma forma de onda triangular de 100Hz____________________________________42
Figura 5.5 - Amostras de uma forma de onda senoidal de 100Hz_____________________________________43
Figura 5.6 - Amostras de uma forma de onda retangular de 100Hz.____________________________________44
Figura 6.1 - Segundo Módulo de Conversão Básico__________________________________________________ 47
Figura 6.2 - Terceiro Módulo de Conversão Básico ____________________________________________ 48
IX
Fiourn 6 1 - Resposta do MCBl 49
Fjoura 6,4 - Resposta do MCB2 50
Fiourn 6 S - Rpsposta do MCR3 50
Fi"Ura 6 * - Rovpnttn an deorau dp ? MCRs em cascata 52
Fivura A 7 - Rpcpnsta dn MC.R3 - Slew-rate de 45V/fis 53
X