Asenkron Makinanın Alan Yönlendirme Kontrolünde FPGA Kullanımı ALAN ., AKIN Ö. ABSTRACT ...

15 Pages·2008·0.7 MB·Turkish

Asenkron Makinanın Alan Yönlendirme Bu kontrol yöntemi ile AC makinaların
Kontrolünde FPGA Kullanımı kontrolü, DC makinaların kontrolünün sahip
olduğu bütün avantajlara sahip olur. Bununla
ALAN İ., AKIN Ö. beraber DC makinaların sahip olduğu çeşitli
problemler AC makinaların kullanılması ile
elimine edilir. Dahası cevap süresinin
ABSTRACT In this study, the feasibility of hızlanması ve güç dönüşümlerinde yüksek
usage of field programmable gate arrays performanslara sahip bir kontrol sağlanmış olur
(FPGA) in the field oriented control (FOC) of (Bpra073, 1998).
induction machine is investigated. Initially, Son yıllarda alan programlanabilir kapı
the indirect field orientation control of dizileri (FPGA), dijital haberleşme, network
induction machine is developed in Matlab ağları, video ve resim işleme gibi alanlarda,
Simulink medium using Xilinx System yüksek performanslı sinyal işleme
Generator support to be implemented in a uygulamalarının önemli bir parçası olmuştur.
Xilinx Spartan 3 xc3s200 FPGA board. The Bugünlerin FPGA’lerinin kapasitesi, bakma
related control of the induction machine with tabloları, kaydediciler, çoğullayıcılar, dağınık
the developed design is simulated with full veya blok hafızalar gibi temel dijital
digital platform in Simulink. The resulting bileşenlerin ötesinde, hızlı toplayıcı, çarpıcı ve
design has a flexible and modular structure giriş-çıkış arabirimleri sağlayan bileşenlere
where the designer can customize the hardware sahip bir eleman durumuna gelmişlerdir.
blocks by changing the number of inputs, Modern FPGA’lerin hafıza bant genişliği, bir
outputs, and algorithm, so the other vector mikroişlemci veya bir DSP işlemcisinin
control algorithms can easily be preferred. çalışmasını, saat oranları bazında iki kattan beş
The indirect field orientation control kata kadar daha ileri götürmüştür. Yüksek
used in the control of an induction machine is paralel aritmetik işlemleri gerçeklemedeki
developed and made ready to be implemented yeteneği, FPGA’lere dijital filtreleme, fast-
in the Digilab S3 Spartan 3 FPGA foruier dönüştürme (FFT) ve ileri hata düzeltme
development board produced by the Digilent (FEC) gibi işlemlerin yapıldığı yüksek
company. The control performance of the performanslı özel veri işleme kapasitesi
developed system is tested at different load sağlamıştır.
torques and at various speeds of induction Örneğin, bütün ana telekomünikasyon
machine in Matlab Simulink medium. sağlayıcılarında FPGA’ler uyarlandığından
Keywords: Field Orientation Control, yüksek performanslı DSP işlemcileri kullanımı
Induction Machine, ACSL, Field gereksizleşmiştir. Üçüncü jenerasyon (3D)
Programmable Gate Arrays (FPGA), Matlab kablosuz baz istasyonlarında mikroişlemciler
Simulink, Xilinx System Generator, VHDL. ve DSP’lere ek olarak FPGA ve ASIC’ler
kullanılmaktadır.
INTRODUCTION Dijital sinyal işleme alanında, bütün bu
karakteristik özelliklerine rağmen FPGA
Son yıllarda yarı iletkenlerde, güç
kullanımının yaygınlaşmasını engelleyen bazı
elektroniğinde ve mikroişlemcilerdeki hızlı
faktörler mevcuttur. Bunların başında DSP
gelişmeler düşük kayıplı donanım devreli, daha
tasarımcılarının C veya assembly dilleri ile
hassas moment kontrollü alternatif akım
program yazma bilgilerine sahip olmaları, diğer
sürücülerinin yapılabilmesine imkân
taraftan bunlardan farklı yapıdaki VHDL veya
sağlamaktadır. Kolay DC akım ve gerilim
Verilog gibi donanım tanımlama dillerine
kontrollerinin yanı sıra üç fazlı akımlar ve
(HDL’ler) birçok avantaj sağlamalarına rağmen
gerilimlerde de vektör kontrolü olarak
uzak kalmalarını belirtebiliriz (Xilinx Corp.).
adlandırılan bir yöntemle hem kalıcı hal hem
Vector Control
de geçici hal çalışma durumları için daha
hassas ve daha doğru bir kontrol yapılabilmesi Vektörel kontrol, klasik yaklaşımda Şekil
mümkün hale gelmiştir. 2.1’de verilen blok diyagram ile gösterilecek
olursa, kontrol edilecek değişkenlerin sadece kontrol sürücüleri için varolan bir standarttır.
büyüklüğü değil aynı zamanda fazı da kontrol Bu kontrolün avantajı, kontrol sistemindeki
edilmesi gerekmektedir. Matrissel ve vektörel karmaşıklığı çeşitli dönüşümlerden
gösterim kontrol büyüklüklerinin gösteriminde faydalanarak en aza indirgemesidir. Böylece
kullanılır. serbest uyarmalı DC motorların kontrol
Bu kontrol yöntemi ile başarılı bir sürekli yapılarına çok benzer bir kontrol yapısı
hal kontrolü sağlanmasının yanı sıra, motoru asenkron makinalara de uygulanabilir
tanımlayan gerçek matematiksel eşitliklerin (Bpra073, 1998).
kullanılması ile geniş bir hız aralığında
moment değişimlerine duyarlı dinamik bir Asenkron Makinanın Dinamik Modeli
kontrol de sağlanır.
Bu denklemler;
ve = r ie + pλe +w λe (5.18)
qs s qs qs e ds
ve = r ie + pλe −w λe (5.19)
ds s ds ds e qs
0 = ve = r ie + pλe +(w −w )λe (5.20)
qr r qr qr e r dr
0 = ve = r ie + pλe −(w −w )λe (5.21)
dr r dr dr e r qr
Şekil -1 Vektör kontrolü blok diyagramı
λe = L ie + L ie (5.22)
qs s qs m qr
Asenkron motorların basit fiziksel
λe = L ie + L ie (5.23)
yapıları olmalarına karşın bir çok değişkenin ds s ds m dr
ve non-lineerliklerin birleşiminden λe = L ie +L ie (5.24)
kaynaklanan kompleks matematiksel modele qr m qs r qr
sahiptirler. Alan yönlendirme kontrolü λe = L ie +L ie (5.25)
sayesinde, yüksek dereceli eşitliklerin dr m ds r dr
çözümüne gereksinim duyulmadan, dinamik,
etkin bir kontrolün yapılmasına olanak sağlar. burada ‘p’ operatörü ‘d/dt’ diferansiyel
(Bpra043, 1996). operatörüne karşılık gelmektedir. Moment
Bu çalışmada gereken bu hesaplamalar ifadesi de, qe değişkenleri cinsinden yazılacak
bir FPGA çipi kullanılarak çözdürülmüştür. olursa;

3 P L
Vektör kontrolünün sağladığı avantajlar; T = m (λe ie −λe ie ) (5.26)
2 2 L dr qs qr ds
• Düşük hızda tam motor momenti üretimi r
veya kompleks vektörel gösterimle yazılacak
• Dinamik davranış yeteneği olursa;
• Geniş hız aralığında her çalışma noktası için
yüksek verim T = 3 P Lm Im(λe ×ie∗ )5.27)
• Akı ve momentin bağımsız kontrolü 2 2 L qdr qds
r
• Kısa süreli aşırı yük kapasitesi ifadesi elde edilir ki, burada Im kompleks
• Dört bölgeli çalışma kapasitesi vektör çarpımının sanal kısmını, ve;
şeklinde sıralanabilir (Bpra043, 1996). λe = λe − jλe (5.28)
qdr qr dr
Alan yönlendirme kontrolü yöntemi daha
kısa kontrol periyot zamanı ile yön ve dağılım ie = ie − jie (5.29)
qds qs ds
davranışını geliştirebilmesi sayesinde en iyi
dinamik davranışı gerçekleştirir. Alan ie∗ = ie + jie (5.30)
qds qs ds
yönlendirme kontrolü, hızla değişen moment eşitliklerini ifade etmektedir.
ve hız komutlarına duyarlı asenkron motor
Böyle bir kontrol kompleks vektörel Eğer Denklem 5.21 ve 5.25 yukarıda
gösterimde, rotor akısının tamamıyla de- Denklem 5.31 ve 5.32 ile verilen kısıtlamalar
eksenine yatırılmasını gerektirmekte, bu da rotor kullanılarak birleştirilirse, de, qe değişkenleri
akısının qe ekseni bileşeninin sıfıra eşitlenmesini cinsinden rotor akısı eşitliği;
gerektirmektedir. Yani;
λe = λe (5.31) L
dr qdr λe = m ie (5.35)
dr  Lr  ds
λe =0 (5.32) 1+ p
qr  r 
r
olacak şekilde kontrol yapılması ifadesine dönüşür.
gerekmektedir.
Denklem 5.34 ve 5.35 eşitlikleri, alan
Eğer Denklem 5.31 ve 5.32’de öngörülen yönlendirilme kontrolü başarıldığında
şartlar sağlanırsa, Denklem 5.20’den Denklem geçerlidir.
5.25’e kadar olan eşitlikler Şekil 5.6’daki
w* kayma açısal frekans referansı ile
vektör diyagramında gösterildiği gibi ifade s
edilebilirler. Bu diyagram ie ve ie rotor elektriki açısal frekansı toplamı stator
ds qs
açısal frekansını verir. Bu eşitlik
agröasstıenrdilaekni ilaişykniıy i iŞlieşkkiily i5 .5a’çdıek lIaSrϕ v(eL oISeTh rikçien, w*e = w*s+ wr (5.36)
1985). şeklinde ifade edilir. Bu elde edilen stator

açısal frekansının integrali alınarak, Şekil
5.7’de gösterilen ve iki fazlı ds,qs stator referans
yapıdan (cid:1) a,b,c üç fazlı stator referans yapıya
dönüşüm için gerekli olan alan açısı
hesaplanabilir (Loehrke, 1985).
θ* = ∫w*dt (5.37)
e e
Alan açısının komut değerine sahip
olmak ile gerekli dönüşümler sonucu, üç fazlı
asenkron makinanın i* , i* , i* stator akım
as bs cs

referanslarına ulaşılabilir.
Şekil -2 λeqr sıfıra eşit iken asenkron makina vektör
Alan Programlanabilir Kapı Dizileri
diyagramı
Alan Programlanabilir Kapı Dizileri’nde
Dolayısıyla burada de, qe değişkenleri ile (Field Programmable Gate Arrays: FPGA)
alan yönlendirme kontrol kavramı
CPLD’lerden farklı olarak mantık fonksiyonun
gösterilmiştir. Denklem 5.31 ve 5.32 eşitlikleri çıkışı AND-OR ağları yerine bir başvuru
kullanılarak de, qe değişkenleri ile yeni bir çizelgesi (Look-up Table: LUT) ile belirlenir.
moment eşitliği tanımlanabilir; FPGA’lerin programlanması bu başvuru
3 P L çizelgesinin uygun değerler ile doldurulması ile
T = m (λe ie ) (5.33) yapılır. Bu fikri ilk defa 1985 yılında Xilinx
2 2 L dr qs
r firması ortaya koymuş ve üretime başlamıştır.
Ayrıca Denklem 5.31 ve 5.32 eşitlikleri Bu yöntemle eşdeğer kapı sayısı çok büyük
ile rotor akısı ve kayma frekansı arasındaki
olan cihazlar yapmak mümkündür. FPGA’ler
dinamik ilişki de tanımlanabilir. Denklem 5.12 CPLD’lere göre kullanıcıya daha fazla
ile verilen eşitlik de, qe notasyonu ile tekrar programlanabilirlik sunmaktadır. FPGA’ler
yazılabilir.
kapı sayılarının ve giriş/çıkış bacak sayılarının
r L çokluğu ile büyük tasarımlar için daha
ws = Lr λem iqes (5.34) uygundurlar.
r dr
FPGA’lerdeki başvuru çizelgeleri SRAM
(Static Random Access Memory) tabanlı hafıza Sistem Generatör ile Sistem Modelleme
birimleridir. Örneğin 4-girişli ve 1-çıkışlı bir
Bir DSP tasarımını oluşturmak, işlemlerin
mantık fonksiyonun gerçeklenmesi girişlerin
24=16 farklı kombinezonundan her birine matematiksel tanımlamaları ile başlanıp,
algoritmanın donanımsal gerçeklenmesi ile son
karşılık gelen çıkış için 1-bitlik bir hafıza
bulur. Donanım gerçeklemesinin orijinal
birimi gerektirir. Dolayısıyla programlama
fonksiyon tanımlarına tam olarak değil de
sırasında fonksiyonun doğruluk tablosu
yeteri kadar uygun olması sağlanabilir. Kabul
16x1’lik SRAM bloğuna yazılır. Fonksiyon
edilebilir sonuç almak hem donanım alanı, hem
girişleri artık bu hafıza bloğunun adresleri
de hızı gerektirir.
olmuştur. Kullanıcı bu başvuru çizelgelerini
RAM olarak da kullanabilir. Güç kesildiğinde Sistem Generatörü ile tipik bir tasarım
SRAM’deki bilgiler kaybolacağı için akışı aşağıdaki adımlardan oluşur.
FPGA’ler sisteme her güç verildiğinde yeniden 1. Algoritmanın matematiksel olarak
programlanmalıdır. Bu nedenle tasarımda her
tanımlanması
sistem açılışında FPGA’in programını 2. Algoritmanın tasarım ortamında
otomatik olarak yükleyecek bir PROM
gerçeklenmesi (double precision)
kullanılır. CPLD’ler bu açıdan FPGA’lere göre
3. Sabit noktalı sisteme dönüştürülmesi (fixed
avantajlıdır. CPLD’lerde flaş bellek point)
kullanıldığı için program güç kesilse bile 4. Tasarımın etkin donanıma aktarılması
silinmez. Fakat CPLD’lerin tekrar

programlama sayıları flaş teknolojisindeki Sistem Generatörü Tasarım Akışı
kısıtlamalar nedeniyle sınırlıdır. FPGA’lerde
Simulink, dinamik sistemin modellenip
program RAM bellekte saklandığı için
programlama sayısında bir sınır yoktur oluşturulması için grafiksel bir ortam sağlar.
Simulink, Xilinx Sistem Generatör Blokları
(Karabıyık, A., 2005).
olarak adlandırılan bir kütüphaneye sahiptir.

Simulink yazılımı sayesinde bir simulink
Xilinx Sistem Generatörü
modeli donanımsal olarak gerçeklenebilir. Bir
Sistem Generatörü, FPGA tabanlı DSP
donanımın gerçekleştirilebilmesi için Xilinx
(Digital Signal Processor-Sayısal İşaret İşleme) Sistem Generatörü, Simulink’ten elde ettiği
sistemlerinin Matlab Simulink’te tasarımı ve
sistem parametrelerini başlık, yapılar, portlar,
modellemesini sağlayan bir yazılım aracıdır. sinyaller ve özellikler bölümlerine haritalar.
Bu araç bir DSP sisteme yüksek seviyeli genel
Bunlara ek olarak aynı yazılım grafik ortamda
bir bakış sağlamasının yanında otomatik olarak çalışan kullanıcı için otomatik olarak FPGA
bu sistemi donanımsal uygulaması
sentezlemesi, HDL simülasyonu, ve uygulama
yapılabilecek şekle dönüştürebilir. Sistem araçları için komut dosyalarının üretilmesi gibi
Generatörünün bu servisleri donanım
fonksiyonlarla sistemin donanımsal olarak
uygulamasının performansını veya genel
gerçeklenmesi için gerekli dönüşümleri sağlar
görüntüsünün kalitesini fazla etkilemeden veya
(Şekil 11.1).
karmaşıklaştırmadan yapması en önemli
avantajıdır.

Simulink, DSP sistemler için yüksek
seviyeli modelleme ortamı sağlar ve bundan
dolayı algoritma geliştirme ve doğrulama için
çok yaygın bir şekilde kullanılır. Sistem
Generatörü klasik Simulink blokları ile beraber
genel bir seviye sağlar. Simulink blokları
otomatik olarak donamım uygulamasına
dönüştürmeye son derece uygun ve etkili bir
araçtır (Xilinx Corp.).
Bu çalışmada alan yönlendirme
kontrolünün tasarımı için hesaplamalar modüler
bir hiyerarşide gerçeklenmiştir. Böylelikle
tasarımın hata kontrolü, inşası ve geliştirilmesi
kolaylaştırılmıştır. Tasarımın genel görüntüsü
Şekil 12.2’de verilmiş olup, tasarımın alt
blokları aşağıdaki başlıklar altında toplanabilir.

• Hız Hatası
• PI Kontrol ve Moment Sınırlayıcı Bloğu
• Moment Bileşeni Akım Referansı Üretim
Bloğu
• Rotor Alan Açısı Üretim Bloğu
• de-qe (cid:1) abc Dönüşüm Bloğu
• Evirici Anahtarlama Sinyalleri Üretim
Bloğu

Şekil -3 Sistem generatöründe tasarım akış

diyagramı
Şekil -4 Spartan–3 Bloğu

Simulink Ortamında Modelin Xilinx Fpga
Daha önce ACSL programında
Blokları Kullanılarak Gerçek Zamanlı
simülasyonu gerçekleştirilen dolaylı alan
Tasarımı
yönlendirme kontrollü asenkron makinanın
Çalışmada gerçek zaman uygulamaları ilgili kontrolünün MATLAB Simulink
için FPGA uygulama kartı (Bkz. Şekil 13.1) ortamında tasarımı için MATLAB programının
baz alınmıştır. Simülasyon ile alan Simulink bölümü bu çalışmada temel
yönlendirme kontrolü ile kontrol edilen oluşturmaktadır. Burada tasarımdaki fark
asenkron makinanın yüklü ve yüksüz sadece kontrol edilen sistemin doğal davranışı
durumları için pozitif ve negatif hız için kullanılan matematiksel modellerin
referanslarına verdiği sistem cevabı test gerçeklenmesi değil, aynı zamanda ilgili
edilmiştir. Simülasyon çalışmalarında System kontrolün simülasyonunun FPGA ile
Generatorü kullanılarak hazırlanan model gerçeklenmesindedir. Xilinx S3 FPGA Board
MATLAB Simulink ortamında tasarlandıktan ile yapılacak olan kontrolör tasarımı için Xilinx
sonra HDL programlama diline otomatik firmasının sunduğu Xilinx System Generatorü
olarak çevrilerek FPGA uygulama kartına yazılımı sayesinde tasarımda kullanılan Xilinx
yüklenebilir hale getirilebilir. Bununla beraber blokları Matlab Simulink kütüphanesine
her bir bloğun ilgili VHDL dili ile tasarım eklenerek kullanılabilmektedir. Xilinx blokları
modeli de alt bölümler ile gösterilebilir. ile gerekli olan kontrol algoritmaları dijital
olarak tasarlanır. Daha sonra Matlab Simulink
Tasarım Aşamaları kütüphanesine aktarılarak asenkron motor ve
evirici blokları ile beraber Simulink ortamında
çalıştırılarak gerekli kontrolörün Asenkron motorun dolaylı alan
gerçekleştirme aşamasına geçilir. yönlendirme kontrolü hız regülasyonlu olarak
gerçeklenmiştir. Bunun için enkoderden alınan
hız bilgisi ile referans olarak girilen hız bilgisi
arasındaki fark bir çıkarıcı Xilinx bloğu ile
tespit edilerek, bu bloğun hata girişine
uygulanmıştır. Bu hata değeri PI bloğu
içerisinde yer alan P ve I bloklarında
işlendikten sonra, uygun PI çıkışı moment
sınırlayıcısı Torkref bloğuna uygulanarak Şekil
12.7’de gösterildiği gibi çıkışta moment
referansı oluşturulmuştur.
Buradaki Simulink tasarımına referans
hız olarak, ilk 1 sn için 0.7 pu sonraki 1 sn için
ise –0.7 pu giriş referansı sağlayacak basamak
giriş uygulanmıştır. Bu hız referansına sahip
kontrol bloğu için, asenkron makina öncelikle
yüksüz, daha sonra ise 1 pu yük ile test
edilmiştir. Bu şartlar için oluşan zamana bağlı
ve saniyede 2500 örnek alınarak elde edilen
hata çıkışı Şekil 12.8’de gösterilmiştir.
Şekil -5 Simulink ile yapılan tasarımın genel
görünümü
Burada Matlab Simulink ortamındaki
Xilinx Blok seti kullanılarak gerçekleştirilen
tasarımının tüm kontrol blokları ve bu bloklara
ait alt blokları gösterilerek anlatılmaya
çalışılmıştır. Ayrıca her bir blok için yazılan
VHDL kodları da beraber verilerek tasarım
tanıtılmıştır. Her bir bloğun tanıtımından sonra
simülasyonda asenkron makina yüksüz iken ilk
1 sn’de 0.7 pu’lik hız referansı, sonraki 1 sn’de
ise -0.7 pu’lik hız referansı verilerek
gerçekleştirilen 2 sn süreli simülasyonun her
bir bloğa ilişkin çıkış sinyal grafikleri
verilmiştir. Motorun, aynı hız referansında, 1 Şekil -7 Asenkron motorun mekanik hız referansı ile
gerçekleşen hızı arasında oluşan hata sinyali
pu yüklü durumu için de simülasyon tekrar
edilerek, hız ve moment cevaplarının yanı sıra
Diğer taraftan sisteme girilen hız
akım dalga şekilleri de verilmiştir. referansına karşılık üretilen hata sinyalinin

Şekil12.9’da verilen P oransal blokta işlenmesi
PI kontrol Bloğu ile elde edilen çıkışı Şekil 12.10’da
gösterilmiştir.
Benzer şekilde, sisteme girilen hız
referansına karşılık üretilen hata sinyalinin
Şekil 12.11’de verilen I integral kontrol
bloğunda işlenmesi ile elde edilen çıkışı Şekil
12.12’de verilmiştir.

Şekil -6 PI kontrol Bloğu
Şekil -8 P bloğu tasarımı

Şekil -11 I bloğunun ürettiği integral kontrol çıkış
sinyali

Şekil -9 P bloğunun ürettiği oransal kontrol çıkış sinyali

Şekil -10 P bloğunun ürettiği oransal kontrol çıkış
sinyali

Oluşan P ve I çıkışları bir Xilinx Şekil -12 PI bloğunun ürettiği Oransal+İntegral kontrol
toplayıcı tarafından toplanarak PI kontrol çıkışı sinyali
elde edilir. Bu da Şekil 12.13’de gösterilmiştir.
1.1.1 Moment Sınırlayıcı Bloğu
Elde edilen PI kontrol çıkışı akımın
moment bileşeni referansının üretilmesini
sağlayacak Torkref bloğuna uygulanıp +3 ile –
3 sınırları arasında kalan bir referans üretilir.
Bu referans üreticinin iç Xilinx blokları Şekil
12.14’de verilmiştir. Görüldüğü gibi gelen PI
çıkış değeri Xilinx sabit blokları kullanılarak

Xilinx karşılaştırma blokları ile
karşılaştırılarak uygun referans bileşeninin Şekil -13 Moment Referans Üretimi Bloğu
Xilinx multiplekser ile çıkışa aktarılması
sağlanır.
1.1.2 Rotor Alan Açısı Üretim Bloğu L r
Ks= m r (12.1)
Lr λe
dr
Akımın ieqs moment bileşeni referansı
Denklem 12.1 ile hesaplanan Ks katsayısı ile
(kullanılan motor için Ks=15.4) çarpılarak
w =swe kayma frekansı elde edilir. Daha sonra
sl
Xilinx blokları kullanılarak bu değerin integrali
alınıp, elektriksel θs kayma açısı elde edilir.
İntegral alma işlemi; kullanılan sayı sistemi için
gösterilebilen en küçük sayı olan 0.0078125

Şekil -14 Tetaref bloğu alt blokları değerini dt katsayısı alıp, ve aynı katsayıyı
toplayıcı blok için çalışma zamanı olarak
Dolaylı alan yönlendirme için önemli bir belirleyip, gelen değerlerin dt ile çarpılıp
parametre olan rotor alan açısının üretimi için akümülatörde biriktirilmesi esasına dayanır.
tasarlanmış Tetaref bloğu Şekil 12.15’te Elde edilen sonucun (-2π, 2π) aralığı dışına
gösterildiği gibi kendi içinde swe kayma çıkması da engellenerek θs değeri elde edilir.
frekansı ile alakalı açı, teta konum, ve tetaref

isimli üç alt bloktan oluşmuştur. Burada teta
konum bloğu Şekil 12.16’da verilen yapıda
oluşturulmuş olup, enkoderdan gelen mekanik
konum bilgisi bu blok tarafından makinanın
çift kutup sayısı 2 ile çarpılarak elektriksel
konum bilgisine çevrilmektedir. Elde edilen bu
çarpım 2π aralığı dışına çıkabileceğinden,
taşma karşılaştırıcılar ve çıkarıcı Xilinx
blokları yardımı ile elektriki konum bilgisi 0
ila 2π

Şekil -16 θs elektriksel kayma açısı üretimi

Şekil -15 Mekanik Konumun Elektriksel Konuma
Dönüşümü
aralığında üretilir.
Bir asenkron makinada akımın her bir akı
ve moment bileşeni değerine karşılık gelen tek
bir kayma frekansı mevcuttur. Hassas moment Şekil -17 Rotor elektriksel açı üretim alt bloğu θe* =
kontrolünün gerçeklenebilmesi için alan (θs+θr)
açısının tanımlanabilmesi, bunun için de
kayma frekansının hassas olarak hesaplanması Bu blok içinde üretilen θs ve θr değerleri
gtuetruelkuirrs.a ,E hğeerr biark iıemqsı nm oimedes nat kbıi lebşielenşi erneif ersaanbsitı sgoöns teorlialrdaikğ it ogpilbaiy ıcθı* ei ler ottooprl aanlıapn Ş eakçiı l 1re2f.e1r8a’ndseı
için için tek bir kayma frekans değeri oluşur. (0,2π) aralığı içinde kalması temin edilerek
üretilir. Burada dikkat edilmesi gereken husus;
Şekil 12.17’de verilen swe kayma freakans
bloğunun tasarımı bu işlevi gerçekleştirir. elde edilen θ*e değerine uygun sinüs ve cosinüs
değerlerinin elde edilebilmesi için sonucun olarak, 1 sn sonra rotor konum bilgisinin işaret
sincos bloklarının girişlerine uygun hale değiştirdiği görülmektedir.
getirilmesi gerektiğidir. Bu da elde edilen
sonucun 255’in 6,28 ile bölümünden elde
edilen 40.59 dönüştürme oranı ile çarpılması
ile elde edilir.
Sonuç olarak ilgili (0.7, -0.7) hız referans
değerlerine karşılık gelen simülasyon için ve
bu blok tarafından üretilen sinyallerin
grafikleri aşağıda verilmiştir.

Şekil-20 Üretilen Referans Elektriksel Konum, θ*e
Şekil 12.21 θs ve θr değerlerinin
toplamından elde edilen θ*e değerinin sincos
bloğuna uygulanmak üzere uygun hale
getirilmiş halini göstermekte olup, bu büyüklük
Şekil -18 Enkoderden alınan Mekanik Rotor Pozisyon aynı zamanda Tetaref bloğu çıkışıdır.
sinyali, θm Görüldüğü gibi çıkış değeri (0, 255) değerleri
arasında oluşmaktadır. Sincos bloklarının
Koşturulan simülasyon ile ilgili anlatılan özelliklerine bakılırsa giriş değeri
enkoderden gelen mekanik konum bilgisi Şekil binary değer olup, bu değere bağlı (–1, 1)
12.19 ile verilmiştir. aralığında sinüs ve cosinüs değerleri

üretmektedir (Denklem 12.2).
(12.2)
Denklem 12.2’de verilen formüle bağımlı
olarak THETA giriş değeri olarak alınır. Bu
değer giriş bit sayısına bağımlı olarak radyan
cinsinden bir açı değerine karşılık gelir
(Denklem 12.3).

(12.3)
Şekil -19 Motorun Elektriksel Rotor Pozisyonu, θr
Sonuçta Denklem 12.3 ile verilen çıkış
Koşturulan simülasyon ile ilgili mekanik aralığına sahip bir değer üretilmesini sağlar.
rotor açı bilgisini elektriksel rotor açı bilgisine Burada theta genişliği 8-bit olup, gelen değer
dönüştüren teta konum bloğu çıkış grafiği 256’ya bölünüp 2π ile çarpılarak işletilir.
Şekil 12.20’de verilmiştir. Referans hıza bağlı
1.1.3 (de,qe) (cid:1) (a,b,c) Dönüşüm
Bloğu
Spartan 3 bloğu içine yerleştirilen alt
bloklardan biri olan DQ-ABC bloğunu
oluşturan alt bloklar Şekil 12.22’de
gösterilmiştir. Bunlar Sincos ve Subsystem
isimli dq-abc dönüşüm bloklarıdır.

Şekil -23 SinCos alt bloğunun ürettiği Cos (θe) sinyali

Şekil -21 DQ-ABC bloğuna ait alt bloklar
Sincos bloğu, tetaref bloğunda anlatıldığı
gibi, (0, 256) aralığında değer alan teta
değerlerine karşılık SineCosine bloğunun
uygun sin(θ) ve cos(θ) çıkışlarını üretir.
Burada üretilen sin ve cos çıkışlarının 9_7
formatı, daha sonraki bloklarda kullanıma
uygun olacak biçimde, 14_7 sistem formatına
çevirebilmek için burada gateway in ve
gateway out blokları kullanılmıştır.

Şekil -24 SinCos alt bloğunun ürettiği Sin (θe) sinyali

Şekil -22 Sincos alt bloğu
Simulinkte tasarlanan bloğun
simülasyonu sırasında elde edilen çıkış
şekilleri Şekil 12.24 ve Şekil 12.25’de
gösterilmiştir. Bu şekillerin daha yakından
görüntüleri de alınarak sinüs ve kosinüs
oluşumları Şekil 12.26 ve Şekil 12.27 ile daha
net bir biçimde gösterilmiştir.

Şekil -25 (de,qe) (cid:1) (a,b,c) dönüşüm bloğu