Arquitectura de un Controlador Lógico Difusousando Lógica Combinatoria

160 Pages·2008·5.24 MB·Spanish

INSTITUTO POLITÉCNICO NACIONAL. 

CENTRO DE INVESTIGACIÓN EN COMPUTACIÓN

“ARQUITECTURA DE UN CONTROLADOR LÓGICO DIFUSO
USANDO LÓGICA COMBINATORIA” 

T E S I S

QUE PARA OBTENER EL GRADO DE : 

MAESTRO EN CIENCIAS DE LA INGENIERÍA DE CÓMPUTO 
CON OPCIÓN EN SISTEMAS DIGITALES 

PRESENTA: 

ING. ARTURO TÉLLEZ VELÁZQUEZ 

DIRECTORES DE TESIS: 
 M. EN C. ROMEO URBIETA PARRAZALES 
DR. OSCAR CAMACHO NIETO 

  México, D. F.  Junio de 2008 
1
2
3
Resumen 
Resumen 
En esta tesis se presenta el desarrollo de la arquitectura de un Controlador Lógico 
Difuso, denotado a lo largo de este trabajo como FLC, por sus siglas en inglés, para su 
implementación en cualquier aplicación, haciendo uso sólo de lógica combinatoria y de un 
dispositivo  llamado  Arreglo  de  Compuertas  Programables  en  Campo,  o  FPGA.  Esta 
arquitectura está basada en módulos básicos de construcción programados en un lenguaje 
de descripción de hardware llamado VHDL, cuyo diseño completamente combinatorio y 
modular permite escalar al sistema, mediante simple replicación, para las necesidades 
particulares de alguna aplicación. 
Han  aparecido  muchas  implementaciones  de  FLC  desde  de  su  primera 
implementación en hardware, todas con lógica secuencial, debido a que los circuitos 
combinatorios solían ser muy costosos en cuanto recursos en hardware y a velocidad de 
operación. Todas aquéllas implementaciones con circuitería secuencial aún cuando son 
eficientes, resultan ser demasiado complejas para el diseño y eficientes. Pero con la 
aparición del FPGA y otras tecnologías de años recientes, es posible el uso de circuitería 
combinatoria rápida para el diseño de sistemas digitales complejos. 
El propósito de esta arquitectura es usar el paralelismo entre sus módulos para 
incrementar el rendimiento en velocidad del FLC y de ésta manera, aplicarlo a cualquier 
proceso, aprovechando las ventajas de las nuevas tecnologías en FPGA y facilitando al 
diseñador el escalamiento de la misma, para incrementar también la exactitud del control. 
Este trabajo comprende sólo el diseño del FLC a nivel hardware, pero también se hacen las 
consideraciones de diseño de todo el sistema de control, y de esta manera, se pueda 
realizar un diseño completo y acertado. 
Cabe destacar que, esta arquitectura combinatoria es innovadora, por el hecho de 
tener capacidades de adaptación al tener funciones de membresía dinámicas, es decir, 
que  sus  valores  de  configuración  pueden  cambiarse  en  línea.  Asimismo,  como  otra 
aportación de este trabajo, se presenta una metodología de diseño sencilla y detallada 
para el diseño de FLCs, mediante la elaboración de un FLC de ejemplo, aplicado al control 
de un servomotor de corriente directa. 

4
Abstract 
Abstract 
This work presents the architecture development of a Fuzzy Logic Controller, FLC, 
for its implementation on any application, using combinatorial logic circuits implemented 
on  a  Field  Programmable  Gate  Array,  FPGA.  This  architecture  is  based  on  VHDL 
programmed basic modules, so combinatorial, that enable to increase and improve the 
entire system performance, by means of replication, to fulfill the particular application 
needs. 
There  have  been  so  many  FLC  implementations  since  the  first  hardware  one 
appeared,  but  everyone  using  complex  designs  with  sequential  logic  circuits.  This  is 
because of the high hardware resource and delay time costs about combinatorial logic 
circuits. But recent FPGA and other technologies goods let us the use of fast combinatorial 
circuits for system complex designs too. 
The  purpose  of  this  work  is  using  the  parallelism  to  increase  the  velocity 
performance  on  the  FLC  and  apply  it  to  any  process,  approaching  the  new  FPGA 
technologies advantages and easing the scaling to increase the control accuracy. This work 
only comprises the design of the FLC in hardware terms, but also is made the design 
considerations of the entire control system to get a complete and correct design. 
It is worth highlighting this combinatorial architecture innovates by the fact of 
having adaptation capabilities having dynamic membership functions; it means that its 
configuration may be changed on line. Also, the strong way of this work is an easy and 
detailed FLC design methodology, while elaborating an FLC like an example applied to a 
DC servo control. 

5
Wxw|vtàÉÜ|t
Dedicatoria 
Le dedico este libro a mi familia, a mis amigos, a mis
ángeles, a la FLAG y a la mujer que ha inspirado mi
vida, por ser el sustento de mi existencia.

6
Agradecimientos 
Agradecimientos 
Quiero agradecer a mi Dios, Jehová, por darme la luz de vida para poder vivir todo 
lo hermoso que he vivido, para aprender lo brillante y lo hermoso del conocimiento y 
permitirme siempre encontrar en mi camino a un sabio instructor y a una buena persona 
que me tiende su mano y su confianza y por permitirme conocer la felicidad a través del 
amor. 
Quiero dedicar este trabajo al esfuerzo que mis padres Arturo y Rosa, mi hermano 
Emmanuel y el resto de mi familia, mi amigo casi hermano Ulises Reséndiz, mi novia Citlali 
Corona y la Fundación Lorena Alejandra Gallardo I. A. de P. (FLAG) han realizado a lo largo 
de toda mi trayectoria académica al apoyarme incondicionalmente. Por compartir mis 
pequeños y grandes triunfos, mis fracasos y todos esos momentos bellos que siempre 
recordaré. Gracias por todo lo que han invertido en mí y por haberme ayudado a ser quien 
hoy soy. 
Gracias a todos mis amigos y compañeros de la escuela, en especial a Rafael 
Márquez, Alonso Bejarano, Vanessa González, Patricia Bautista, Jefté Maciel, Tong Guin, 
Antonio  Flores  e  Irving  Genis  por  regalarme  ese  ratito  valioso  de  su  tiempo  para 
instruirme, apoyarme y escucharme. También a mis viejos amigos que hacen que nunca 
me olvide de mis raíces, a mis vecinos Salvador y José Mariaca y Carlos García. 
Quiero agradecer al Sr. Jonathan Morales y a su esposa Minerva por darme un 
espacio muy cálido en sus vidas cuando llegué a esta ciudad. También quiero agradecer a 
la Sra. Pilar Aguayo y a su hija Fabiola Ledesma, por ayudarme a salir de la depresión en 
los malos tiempos, por guiarme, ayudarme e impulsarme para seguir adelante en este 
camino en el que ahora me encuentro. A mi otra familia, a Juan Corona y a Dumila Cruz 
por ayudarme a creer en el amor, por apoyarme en los momentos difíciles de salud y 
económicos. Además agradecer a todos los demás ángeles que mi Dios me ha enviado 
para interceder por mí a lo largo de esta vida, en especial a Julienne Gallardo y a Mónica 
Bórques, que en paz descanse. 
También quiero agradecer a nuestro país, México; a nuestro Instituto Politécnico 
Nacional (IPN); a nuestra escuela, el Centro de Investigación en Computación (CIC); al 
Consejo Nacional de Ciencia y Tecnología (CONACyT) por el apoyo económico; y a toda la 
plantilla de profesores‐ investigadores y administrativos, en especial a mis directores de 
tesis Romeo Urbieta y Oscar Camacho; y por supuesto a Elsa Rubio, a Luis Villa, a María 
Eugenia Moreno y a Silvia Arteaga, por darme la preparación, el conocimiento, la guía y el 
espacio que necesitaba para expresarme y demostrar que soy un orgulloso politécnico. 

7
Índice de contenido 
Índice de contenido 
Tabla de contenido 
Resumen ..................................................................................................................... 4 
Abstract ....................................................................................................................... 5 
Dedicatoria .................................................................................................................. 6 
Agradecimientos ......................................................................................................... 7 
Índice de contenido .................................................................................................... 8 
Índice de imágenes ................................................................................................... 11 
Índice de tablas ......................................................................................................... 15 
Índice de programas ................................................................................................. 16 
Planteamiento del problema .................................................................................... 17 
Objetivos ................................................................................................................... 19 
Herramientas ............................................................................................................ 20 
Organización de esta tesis ........................................................................................ 21 
Introducción .............................................................................................................. 22 
La lógica difusa y su historia ......................................................................... 22 
El control difuso y la inteligencia artificial .................................................... 30 
La inteligencia artificial simbólica ........................................................ 32 
La inteligencia artificial sub‐ simbólica ................................................ 33 
El control difuso ............................................................................................ 35 
Variables lingüísticas, valores y reglas ................................................ 35 
El universo de discurso ........................................................................ 36 

8
Las variables lingüísticas ...................................................................... 36 
Los valores lingüísticos ........................................................................ 37 
Las reglas lingüísticas ........................................................................... 37 
Las funciones de membresía ............................................................... 38 
Los conjuntos difusos .......................................................................... 39 
La lógica difusa .................................................................................... 39 
Las difusificación .................................................................................. 42 
El mecanismo de inferencia ................................................................ 43 
La desdifusificación .............................................................................. 46 
La tecnología ASIC ......................................................................................... 50 
Los beneficios de un FPGA ............................................................................ 57 
Antecedentes ............................................................................................................ 59 
Los controladores difusos existentes ............................................................ 59 
Justificación ................................................................................................... 65 
Diseño ....................................................................................................................... 66 
Metodología de diseño ................................................................................. 66 
El difusificador ..................................................................................... 76 
La máquina de inferencia difusa ......................................................... 86 
El desdifusificador ............................................................................... 92 
Resultados ............................................................................................................... 101 
Resultados generales .................................................................................. 102 
Resultados de simulación en MATLAB ........................................................ 112 
Resultados de simulación en Modelsim ..................................................... 124 

9
Conclusiones ........................................................................................................... 131 
Anexo 1 ................................................................................................................... 132 
El algoritmo de la división ........................................................................... 132 
Algoritmo con restauración ............................................................... 133 
Algoritmo sin restauración ................................................................ 139 
El algoritmo de la multiplicación ................................................................ 142 
Anexo 2 ................................................................................................................... 144 
El FPGA, bajo la lupa ................................................................................... 144 
El Flip‐ Flop .................................................................................................. 147 
La Look Up Table ......................................................................................... 148 
Las multiplicadores dedicados y las celdas DSP (DSP Slices) ...................... 150 
Los bloques RAM ......................................................................................... 152 
Anexo 3 ................................................................................................................... 154 
Consideraciones para el diseño de un FLC en un FPGA .............................. 154 
Consideraciones para el diseño de la división ............................................ 155 
Referencias ............................................................................................................. 157 

10